1 //////////////////////////////////////////////////////////////////////////////
\r
3 //////////////////////////////////////////////////////////////////////////////
\r
10 //////////////////////////////////////////////////////////////////////////////
\r
17 #define dsp_control_ram_base 0x00f1a100
\r
18 #define dsp_work_ram_base 0x00f1b000
\r
20 void dsp_init(void);
\r
21 void dsp_reset(void);
\r
22 void dsp_exec(int32);
\r
23 void dsp_done(void);
\r
24 void dsp_update_register_banks(void);
\r
25 void dsp_check_irqs(void);
\r
26 void dsp_set_irq_line(int irqline, int state);
\r
27 unsigned dsp_byte_read(unsigned int offset);
\r
28 unsigned dsp_word_read(unsigned int offset);
\r
29 unsigned dsp_long_read(unsigned int offset);
\r
30 void dsp_byte_write(unsigned offset, unsigned data);
\r
31 void dsp_word_write(unsigned offset, unsigned data);
\r
32 void dsp_long_write(unsigned offset, unsigned data);
\r
33 void dsp_check_if_i2s_interrupt_needed(void);
\r
34 void dsp_releaseTimeslice(void);
\r