Partial fix for bug #108 (Fixup cleanups).
[rmac] / mach.c
diff --git a/mach.c b/mach.c
index 4e106da85efc34f6258bb3ddba4a71d5aaccc917..08a9bab8f14e78e62ceb76c4813783a108582a88 100644 (file)
--- a/mach.c
+++ b/mach.c
@@ -1,7 +1,7 @@
 //
 // RMAC - Reboot's Macro Assembler for all Atari computers
 // MACH.C - Code Generation
-// Copyright (C) 199x Landon Dyer, 2011-2017 Reboot and Friends
+// Copyright (C) 199x Landon Dyer, 2011-2018 Reboot and Friends
 // RMAC derived from MADMAC v1.07 Written by Landon Dyer, 1986
 // Source utilised with the kind permission of Landon Dyer
 //
 #include "direct.h"
 #include "eagen.h"
 #include "error.h"
+#include "expr.h"
 #include "procln.h"
 #include "riscasm.h"
 #include "sect.h"
 #include "token.h"
-#include "expr.h"
 
 #define DEF_KW
 #include "kwtab.h"
@@ -24,7 +24,7 @@
 int movep = 0; // Global flag to indicate we're generating a movep instruction
 
 // Function prototypes
-int m_unimp(WORD, WORD), m_badmode(WORD, WORD), m_bad6mode(WORD, WORD), m_bad6inst(WORD, WORD);
+int m_unimp(WORD, WORD), m_badmode(WORD, WORD);
 int m_self(WORD, WORD);
 int m_abcd(WORD, WORD);
 int m_reg(WORD, WORD);
@@ -41,7 +41,6 @@ int m_dbra(WORD, WORD);
 int m_link(WORD, WORD);
 int m_adda(WORD, WORD);
 int m_addq(WORD, WORD);
-//int m_move(WORD, int);
 int m_move(WORD, WORD);
 int m_moveq(WORD, WORD);
 int m_usp(WORD, WORD);
@@ -49,8 +48,9 @@ int m_movep(WORD, WORD);
 int m_trap(WORD, WORD);
 int m_movem(WORD, WORD);
 int m_clra(WORD, WORD);
+int m_clrd(WORD, WORD);
 
-int m_move30(WORD, WORD);                      //68020/30/40/60
+int m_move30(WORD, WORD);                      // 68020/30/40/60
 int m_br30(WORD inst, WORD siz);
 int m_ea030(WORD inst, WORD siz);
 int m_bfop(WORD inst, WORD siz);
@@ -62,12 +62,7 @@ int m_cmp2(WORD inst, WORD siz);
 int m_bkpt(WORD inst, WORD siz);
 int m_cpbr(WORD inst, WORD siz);
 int m_cpdbr(WORD inst, WORD siz);
-int m_divs(WORD inst, WORD siz);
 int m_muls(WORD inst, WORD siz);
-int m_divu(WORD inst, WORD siz);
-int m_mulu(WORD inst, WORD siz);
-int m_divsl(WORD inst, WORD siz);
-int m_divul(WORD inst, WORD siz);
 int m_move16a(WORD inst, WORD siz);
 int m_move16b(WORD inst, WORD siz);
 int m_pack(WORD inst, WORD siz);
@@ -78,52 +73,24 @@ int m_cinv(WORD inst, WORD siz);
 int m_cprest(WORD inst, WORD siz);
 int m_movec(WORD inst, WORD siz);
 int m_moves(WORD inst, WORD siz);
+int m_lpstop(WORD inst, WORD siz);
+int m_plpa(WORD inst, WORD siz);
 
 // PMMU
 int m_pbcc(WORD inst, WORD siz);
 int m_pflusha(WORD inst, WORD siz);
 int m_pflush(WORD inst, WORD siz);
 int m_pflushr(WORD inst, WORD siz);
+int m_pflushan(WORD inst, WORD siz);
 int m_pload(WORD inst, WORD siz, WORD extension);
 int m_pmove(WORD inst, WORD siz);
 int m_pmovefd(WORD inst, WORD siz);
 int m_ptest(WORD inst, WORD siz);
-int m_ptrapbs(WORD inst, WORD siz);
-int m_ptrapbc(WORD inst, WORD siz);
-int m_ptrapls(WORD inst, WORD siz);
-int m_ptraplc(WORD inst, WORD siz);
-int m_ptrapss(WORD inst, WORD siz);
-int m_ptrapsc(WORD inst, WORD siz);
-int m_ptrapas(WORD inst, WORD siz);
-int m_ptrapac(WORD inst, WORD siz);
-int m_ptrapws(WORD inst, WORD siz);
-int m_ptrapwc(WORD inst, WORD siz);
-int m_ptrapis(WORD inst, WORD siz);
-int m_ptrapic(WORD inst, WORD siz);
-int m_ptrapgc(WORD inst, WORD siz);
-int m_ptrapgs(WORD inst, WORD siz);
-int m_ptrapcs(WORD inst, WORD siz);
 int m_ptrapcc(WORD inst, WORD siz);
-int m_ptrapbsn(WORD inst, WORD siz);
-int m_ptrapbcn(WORD inst, WORD siz);
-int m_ptraplsn(WORD inst, WORD siz);
-int m_ptraplcn(WORD inst, WORD siz);
-int m_ptrapssn(WORD inst, WORD siz);
-int m_ptrapscn(WORD inst, WORD siz);
-int m_ptrapasn(WORD inst, WORD siz);
-int m_ptrapacn(WORD inst, WORD siz);
-int m_ptrapwsn(WORD inst, WORD siz);
-int m_ptrapwcn(WORD inst, WORD siz);
-int m_ptrapisn(WORD inst, WORD siz);
-int m_ptrapicn(WORD inst, WORD siz);
-int m_ptrapgsn(WORD inst, WORD siz);
-int m_ptrapgcn(WORD inst, WORD siz);
-int m_ptrapcsn(WORD inst, WORD siz);
-int m_ptrapccn(WORD inst, WORD siz);
 int m_ploadr(WORD inst, WORD siz);
 int m_ploadw(WORD inst, WORD siz);
 
-//FPU
+// FPU
 int m_fabs(WORD inst, WORD siz);
 int m_facos(WORD inst, WORD siz);
 int m_fadd(WORD inst, WORD siz);
@@ -162,40 +129,10 @@ int m_fmul(WORD inst, WORD siz);
 int m_fneg(WORD inst, WORD siz);
 int m_fnop(WORD inst, WORD siz);
 int m_frem(WORD inst, WORD siz);
+int m_frestore(WORD inst, WORD siz);
 int m_fsabs(WORD inst, WORD siz);
 int m_fsadd(WORD inst, WORD siz);
-int m_fseq(WORD inst, WORD siz);
-int m_fsne(WORD inst, WORD siz);
-int m_fsgt(WORD inst, WORD siz);
-int m_fsngt(WORD inst, WORD siz);
-int m_fsge(WORD inst, WORD siz);
-int m_fsnge(WORD inst, WORD siz);
-int m_fslt(WORD inst, WORD siz);
-int m_fsnlt(WORD inst, WORD siz);
-int m_fsle(WORD inst, WORD siz);
-int m_fsnle(WORD inst, WORD siz);
-int m_fsgl(WORD inst, WORD siz);
-int m_fsngl(WORD inst, WORD siz);
-int m_fsgle(WORD inst, WORD siz);
-int m_fsngle(WORD inst, WORD siz);
-int m_fsogt(WORD inst, WORD siz);
-int m_fsule(WORD inst, WORD siz);
-int m_fsoge(WORD inst, WORD siz);
-int m_fsult(WORD inst, WORD siz);
-int m_fsolt(WORD inst, WORD siz);
-int m_fsuge(WORD inst, WORD siz);
-int m_fsole(WORD inst, WORD siz);
-int m_fsugt(WORD inst, WORD siz);
-int m_fsogl(WORD inst, WORD siz);
-int m_fsueq(WORD inst, WORD siz);
-int m_fsor(WORD inst, WORD siz);
-int m_fsun(WORD inst, WORD siz);
-int m_fsf(WORD inst, WORD siz);
-int m_fst(WORD inst, WORD siz);
-int m_fssf(WORD inst, WORD siz);
-int m_fsst(WORD inst, WORD siz);
-int m_fsseq(WORD inst, WORD siz);
-int m_fssne(WORD inst, WORD siz);
+int m_fscc(WORD inst, WORD siz);
 int m_fscale(WORD inst, WORD siz);
 int m_fsdiv(WORD inst, WORD siz);
 int m_fsfsqrt(WORD inst, WORD siz);
@@ -215,70 +152,7 @@ int m_ftanh(WORD inst, WORD siz);
 int m_ftentox(WORD inst, WORD siz);
 int m_ftst(WORD inst, WORD siz);
 int m_ftwotox(WORD inst, WORD siz);
-int m_ftrapeq(WORD inst, WORD siz);
-int m_ftrapne(WORD inst, WORD siz);
-int m_ftrapgt(WORD inst, WORD siz);
-int m_ftrapngt(WORD inst, WORD siz);
-int m_ftrapge(WORD inst, WORD siz);
-int m_ftrapnge(WORD inst, WORD siz);
-int m_ftraplt(WORD inst, WORD siz);
-int m_ftrapnlt(WORD inst, WORD siz);
-int m_ftraple(WORD inst, WORD siz);
-int m_ftrapnle(WORD inst, WORD siz);
-int m_ftrapgl(WORD inst, WORD siz);
-int m_ftrapngl(WORD inst, WORD siz);
-int m_ftrapgle(WORD inst, WORD siz);
-int m_ftrapngle(WORD inst, WORD siz);
-int m_ftrapogt(WORD inst, WORD siz);
-int m_ftrapule(WORD inst, WORD siz);
-int m_ftrapoge(WORD inst, WORD siz);
-int m_ftrapult(WORD inst, WORD siz);
-int m_ftrapolt(WORD inst, WORD siz);
-int m_ftrapuge(WORD inst, WORD siz);
-int m_ftrapole(WORD inst, WORD siz);
-int m_ftrapugt(WORD inst, WORD siz);
-int m_ftrapogl(WORD inst, WORD siz);
-int m_ftrapueq(WORD inst, WORD siz);
-int m_ftrapor(WORD inst, WORD siz);
-int m_ftrapun(WORD inst, WORD siz);
-int m_ftrapf(WORD inst, WORD siz);
-int m_ftrapt(WORD inst, WORD siz);
-int m_ftrapsf(WORD inst, WORD siz);
-int m_ftrapst(WORD inst, WORD siz);
-int m_ftrapseq(WORD inst, WORD siz);
-int m_ftrapsne(WORD inst, WORD siz);
-int m_ftrapeqn(WORD inst, WORD siz);
-int m_ftrapnen(WORD inst, WORD siz);
-int m_ftrapgtn(WORD inst, WORD siz);
-int m_ftrapngtn(WORD inst, WORD siz);
-int m_ftrapgen(WORD inst, WORD siz);
-int m_ftrapngen(WORD inst, WORD siz);
-int m_ftrapltn(WORD inst, WORD siz);
-int m_ftrapnltn(WORD inst, WORD siz);
-int m_ftraplen(WORD inst, WORD siz);
-int m_ftrapnlen(WORD inst, WORD siz);
-int m_ftrapgln(WORD inst, WORD siz);
-int m_ftrapngln(WORD inst, WORD siz);
-int m_ftrapglen(WORD inst, WORD siz);
-int m_ftrapnglen(WORD inst, WORD siz);
-int m_ftrapogtn(WORD inst, WORD siz);
-int m_ftrapulen(WORD inst, WORD siz);
-int m_ftrapogen(WORD inst, WORD siz);
-int m_ftrapultn(WORD inst, WORD siz);
-int m_ftrapoltn(WORD inst, WORD siz);
-int m_ftrapugen(WORD inst, WORD siz);
-int m_ftrapolen(WORD inst, WORD siz);
-int m_ftrapugtn(WORD inst, WORD siz);
-int m_ftrapogln(WORD inst, WORD siz);
-int m_ftrapueqn(WORD inst, WORD siz);
-int m_ftraporn(WORD inst, WORD siz);
-int m_ftrapunn(WORD inst, WORD siz);
-int m_ftrapfn(WORD inst, WORD siz);
-int m_ftraptn(WORD inst, WORD siz);
-int m_ftrapsfn(WORD inst, WORD siz);
-int m_ftrapstn(WORD inst, WORD siz);
-int m_ftrapseqn(WORD inst, WORD siz);
-int m_ftrapsnen(WORD inst, WORD siz);
+int m_ftrapcc(WORD inst, WORD siz);
 
 // Common error messages
 char range_error[] = "expression out of range";
@@ -292,9 +166,9 @@ char unsupport[] = "unsupported for selected CPU";
 
 // Include code tables
 MNTAB machtab[] = {
-   { 0xFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0x0000, 0, m_badmode }, // 0
-   #include "68ktab.h"
-   {  0,  0L,  0L, 0x0000, 0, m_unimp   }            // Last entry
+       { 0xFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0x0000, 0, m_badmode }, // 0
+#include "68ktab.h"
+       {  0,  0L,  0L, 0x0000, 0, m_unimp   }            // Last entry
 };
 
 // Register number << 9
@@ -332,10 +206,10 @@ WORD lwsiz_8[] = {
 // Byte/Word/long size (0=.w, 1=.l) in bit 9
 WORD lwsiz_9[] = {
        (WORD)-1,
-       0,                                                      // Byte
-       1<<9, (WORD)-1,                                         // Word
-       1<<10, (WORD)-1, (WORD)-1, (WORD)-1,                    // Long
-       1<<9                                                    // Word (SIZN)
+       0,                                               // Byte
+       1<<9, (WORD)-1,                                  // Word
+       1<<10, (WORD)-1, (WORD)-1, (WORD)-1,             // Long
+       1<<9                                             // Word (SIZN)
 };
 
 // Addressing mode in bits 6..11 (register/mode fields are reversed)
@@ -529,8 +403,13 @@ int m_ea030(WORD inst, WORD siz)
                        // a corner case, so kludge it
                        a0reg = a0reg + 8;
                else if (am0 == PCDISP)
-                       //Another corner case (possibly!), so kludge ahoy
+                       // Another corner case (possibly!), so kludge ahoy
                        inst |= am0;                            // Get ea0 into instr
+               else if (am0 == IMMED && am1 == MEMPOST)
+               {
+                       // Added for addi/andi/cmpi/eori/ori/subi #xx,(bd,An,Dm)
+                       inst |= a1reg | AINDEXED;
+               }
                else if (am0 == IMMED)
                        inst |= am0 | a0reg;            // Get ea0 into instr
                else if (am0 == AM_CCR)
@@ -576,6 +455,22 @@ int m_abcd(WORD inst, WORD siz)
 //
 int m_adda(WORD inst, WORD siz)
 {
+       if (a0exattr & DEFINED)
+       {
+               if (CHECK_OPTS(OPT_ADDA_ADDQ))
+                       if (a0exval > 1 && a0exval <= 8)
+                               // Immediate is between 1 and 8 so let's convert to addq
+                               return m_addq(B16(01010000, 00000000), siz);
+       if (CHECK_OPTS(OPT_ADDA_LEA))
+               if (a0exval > 8)
+               {
+                       // Immediate is larger than 8 so let's convert to lea
+                       am0 = ADISP;    // Change addressing mode
+                       a0reg = a1reg;  // In ADISP a0reg is used instead of a1reg!
+                       return m_lea(B16(01000001, 11011000), SIZW);
+               }
+       }
+
        inst |= am0 | a0reg | lwsiz_8[siz] | reg_9[a1reg];
        D_word(inst);
        ea0gen(siz);    // Generate EA
@@ -714,7 +609,7 @@ int m_dbra(WORD inst, WORD siz)
                if ((a1exattr & TDB) != cursect)
                        return error(rel_error);
 
-               uint32_t v = a1exval - sloc;
+               uint32_t v = (uint32_t)a1exval - sloc;
 
                if (v + 0x8000 > 0x10000)
                        return error(range_error);
@@ -741,14 +636,14 @@ int m_exg(WORD inst, WORD siz)
        siz = siz;
 
        if (am0 == DREG && am1 == DREG)
-               m = 0x0040;                                           // Dn,Dn
+               m = 0x0040;                      // Dn,Dn
        else if (am0 == AREG && am1 == AREG)
-               m = 0x0048;                                           // An,An
+               m = 0x0048;                      // An,An
        else
        {
                if (am0 == AREG)
-               {                                     // Dn,An or An,Dn
-                       m = a1reg;                                         // Get AREG into a1reg
+               {                                // Dn,An or An,Dn
+                       m = a1reg;                   // Get AREG into a1reg
                        a1reg = a0reg;
                        a0reg = m;
                }
@@ -789,22 +684,22 @@ int m_link(WORD inst, WORD siz)
 
 WORD extra_addressing[16]=
 {
-       0,     //0100 (bd,An,Xn)
-       0,     //0101 ([bd,An],Xn,od)
-       0x180, //0102 ([bc,An,Xn],od) (111 110 110 111)
-       0,     //0103 (bd,PC,Xn)
-       0,     //0104 ([bd,PC],Xn,od)
-       0,     //0105 ([bc,PC,Xn],od)
-       0,     //0106
-       0,     //0107
-       0,     //0110
-       0,     //0111 Nothing
-       0x30,  //0112 (Dn.w)
-       0x30,  //0113 (Dn.l)
-       0,     //0114
-       0,     //0115
-       0,     //0116
-       0      //0117
+       0x30,  // 0100 (bd,An,Xn)
+       0x30,  // 0101 ([bd,An],Xn,od)
+       0x30,  // 0102 ([bc,An,Xn],od)
+       0x30,  // 0103 (bd,PC,Xn)
+       0x30,  // 0104 ([bd,PC],Xn,od)
+       0x30,  // 0105 ([bc,PC,Xn],od)
+       0,     // 0106
+       0,     // 0107
+       0,     // 0110
+       0,     // 0111 Nothing
+       0x30,  // 0112 (Dn.w)
+       0x30,  // 0113 (Dn.l)
+       0,     // 0114
+       0,     // 0115
+       0,     // 0116
+       0      // 0117
 };
 
 
@@ -834,7 +729,7 @@ int m_move(WORD inst, WORD size)
        }
        else
        {
-               if ((am0 < ABASE) && (am1 < ABASE))                     //68000 modes
+               if ((am0 < ABASE) && (am1 < ABASE))                     // 68000 modes
                {
                        inst |= siz_12[siz] | am_6[am1] | reg_9[a1reg] | am0 | a0reg;
 
@@ -846,7 +741,7 @@ int m_move(WORD inst, WORD size)
                        if (am1 >= ADISP)
                                ea1gen((WORD)siz | 0x8000);   // Tell ea1gen we're move ea,ea
                }
-               else                                    //68020+ modes
+               else                                    // 68020+ modes
                {
                        inst |= siz_12[siz] | reg_9[a1reg] | extra_addressing[am0 - ABASE];
 
@@ -863,16 +758,15 @@ int m_move(WORD inst, WORD size)
        return OK;
 }
 
+
 //
 // Handle MOVE <C_ALL030> <C_ALTDATA>
-//        MOVE <C_ALL030> <M_AREG>
+//             MOVE <C_ALL030> <M_AREG>
 //
 int m_move30(WORD inst, WORD size)
 {
        int siz = (int)size;
-    // TODO: is extra_addressing necessary/correct?
-       //inst |= siz_12[siz] | reg_9[a1reg & 7] | a0reg | extra_addressing[am0 - ABASE];
-    inst |= siz_12[siz] | reg_9[a1reg & 7] | a0reg;
+       inst |= siz_12[siz] | reg_9[a1reg & 7] | a0reg | extra_addressing[am0 - ABASE];
 
        D_word(inst);
 
@@ -933,7 +827,7 @@ int m_moveq(WORD inst, WORD siz)
 int m_movep(WORD inst, WORD siz)
 {
        // Tell ea0gen to lay off the 0(a0) optimisations on this one
-    movep = 1;
+       movep = 1;
 
        if (siz == SIZL)
                inst |= 0x0040;
@@ -959,7 +853,7 @@ int m_movep(WORD inst, WORD siz)
                        ea0gen(siz);
        }
 
-    movep = 0;
+       movep = 0;
        return 0;
 }
 
@@ -1154,7 +1048,7 @@ immed1:
                        rmask = 0;
 
                        for(i=0x8000; i; i>>=1, w>>=1)
-                               rmask = (WORD)((rmask << 1) | w & 1);
+                               rmask = (WORD)((rmask << 1) | (w & 1));
                }
        }
        else
@@ -1211,9 +1105,25 @@ int m_clra(WORD inst, WORD siz)
 }
 
 
+//
+// CLR.L Dn ==> CLR.L An or MOVEQ #0,Dx
+//
+int m_clrd(WORD inst, WORD siz)
+{
+       if (!CHECK_OPTS(OPT_CLR_DX))
+               inst |= a0reg;
+       else
+               inst = (a0reg << 9) | B16(01110000, 00000000);
+
+       D_word(inst);
+
+       return OK;
+}
+
+
 ////////////////////////////////////////
 //
-// 68020/30/40 instructions
+// 68020/30/40/60 instructions
 //
 ////////////////////////////////////////
 
@@ -1249,48 +1159,67 @@ int m_br30(WORD inst, WORD siz)
 //
 int m_bfop(WORD inst, WORD siz)
 {
-    if ((bfval1 > 31) || (bfval1 < 0))
-        return error("bfxxx offset: immediate value must be between 0 and 31");
+       if ((bfval1 > 31) || (bfval1 < 0))
+               return error("bfxxx offset: immediate value must be between 0 and 31");
 
        // First instruction word - just the opcode and first EA
-       // Note: both am1 is ORed because solely of bfins - maybe it's a good idea to make a dedicated function for it?
+       // Note: both am1 is ORed because solely of bfins - maybe it's a good idea
+       // to make a dedicated function for it?
        if (am1 == AM_NONE)
-    {
+       {
                am1 = 0;
-    }
-    else
-    {
-        if (bfval2 > 31 || bfval2 < 0)
-            return error("bfxxx width: immediate value must be between 0 and 31");
-
-        // For Dw both immediate and register number are stuffed
-        // into the same field O_o
-        bfparam2 = (bfval2 << 0);
-    }
-
-    if (bfparam1 == 0)
-    {
-        bfparam1 = (bfval1 << 6);
-    }
-    else
-    {
-        bfparam1 = bfval1 << 12;
-    }
-
-       D_word((inst | am0 | a0reg | am1 | a1reg));
+       }
+       else
+       {
+               if (bfval2 > 31 || bfval2 < 0)
+                       return error("bfxxx width: immediate value must be between 0 and 31");
+
+               // For Dw both immediate and register number are stuffed
+               // into the same field O_o
+               bfparam2 = (bfval2 << 0);
+       }
+
+       if (bfparam1 == 0)
+               bfparam1 = (bfval1 << 6);
+       else
+               bfparam1 = bfval1 << 12;
+
+       //D_word((inst | am0 | a0reg | am1 | a1reg));
+       if (inst == B16(11101111, 11000000))
+       {
+               // bfins special case
+               D_word((inst | am1 | a1reg));
+       }
+       else
+       {
+               D_word((inst | am0 | a0reg));
+       }
+
        ea0gen(siz);    // Generate EA
 
        // Second instruction word - Dest register (if exists), Do, Offset, Dw, Width
+       if (inst == B16(11101111, 11000000))
+       {
+               // bfins special case
+               inst = bfparam1 | bfparam2;
 
-       inst = bfparam1 | bfparam2;
+               if (am1 == DREG)
+                       inst |= a0reg << 12;
 
-       if (am1 == DREG)
-               inst |= a1reg << 0;
+               D_word(inst);
+       }
+       else
+       {
+               inst = bfparam1 | bfparam2;
 
-       if (am0 == DREG)
-               inst |= a0reg << 12;
+               if (am1 == DREG)
+                       inst |= a0reg << 0;
 
-       D_word(inst);
+               if (am0 == DREG)
+                       inst |= a1reg << 12;
+
+               D_word(inst);
+       }
 
        return OK;
 }
@@ -1345,7 +1274,7 @@ int m_callm(WORD inst, WORD siz)
        else
                return error(undef_error);
 
-    ea1gen(siz);
+       ea1gen(siz);
 
        return OK;
 
@@ -1406,10 +1335,10 @@ int m_cas(WORD inst, WORD siz)
        if (modes > 1)
                return error("too many ea fields");
 
-       if (*tok!=EOL)
+       if (*tok != EOL)
                return error("extra (unexpected) text found");
 
-       // Reject invalud ea modes
+       // Reject invalid ea modes
        amsk = amsktab[am0];
 
        if ((amsk & (M_AIND | M_APOSTINC | M_APREDEC | M_ADISP | M_AINDEXED | M_ABSW | M_ABSL | M_ABASE | M_MEMPOST | M_MEMPRE)) == 0)
@@ -1613,11 +1542,12 @@ int m_chk2(WORD inst, WORD siz)
 
 
 //
-// cpbcc(68020, 68030)
+// cpbcc(68020, 68030, 68040 (FBcc), 68060 (FBcc))
+// TODO: Better checks for different instructions?
 //
 int m_cpbr(WORD inst, WORD siz)
 {
-       if ((activecpu & (CPU_68020 | CPU_68030)) == 0)
+       if ((activecpu & (CPU_68020 | CPU_68030)) && (!activefpu == 0))
                return error(unsupport);
 
        if (a0exattr & DEFINED)
@@ -1638,7 +1568,7 @@ int m_cpbr(WORD inst, WORD siz)
                                return OK;
                        }
                }
-        else // SIZW/SIZN
+               else // SIZW/SIZN
                {
                        if ((v + 0x8000) >= 0x10000)
                                return error(range_error);
@@ -1655,9 +1585,9 @@ int m_cpbr(WORD inst, WORD siz)
        if (siz == SIZL)
        {
                // .L
-        D_word(inst);
-        AddFixup(FU_LONG | FU_PCREL | FU_SEXT, sloc, a0expr);
-        D_long(0);
+               D_word(inst);
+               AddFixup(FU_LONG | FU_PCREL | FU_SEXT, sloc, a0expr);
+               D_long(0);
                return OK;
        }
        else
@@ -1677,52 +1607,52 @@ int m_cpbr(WORD inst, WORD siz)
 //
 int m_cpdbr(WORD inst, WORD siz)
 {
-    CHECK00;
+       CHECK00;
 
-    uint32_t v;
-    WORD condition = inst & 0x1f; // Grab condition sneakily placed in the lower 5 bits of inst
-    inst &= 0xffe0;               // And then mask them out - you ain't seen me, roit?
+       uint32_t v;
+       WORD condition = inst & 0x1F; // Grab condition sneakily placed in the lower 5 bits of inst
+       inst &= 0xFFE0;               // And then mask them out - you ain't seen me, roit?
 
-    inst |= (1 << 9);  // Bolt on FPU id
-    inst |= a0reg;
+       inst |= (1 << 9);       // Bolt on FPU id
+       inst |= a0reg;
 
-    D_word(inst);
+       D_word(inst);
 
-    D_word(condition);
+       D_word(condition);
 
-    if (a1exattr & DEFINED)
-    {
-        if ((a1exattr & TDB) != cursect)
-            return error(rel_error);
+       if (a1exattr & DEFINED)
+       {
+               if ((a1exattr & TDB) != cursect)
+                       return error(rel_error);
 
                v = (uint32_t)a1exval - sloc;
 
-        if (v + 0x8000 > 0x10000)
-            return error(range_error);
+               if (v + 0x8000 > 0x10000)
+                       return error(range_error);
 
-        D_word(v);
-    }
-    else
-    {
-        AddFixup(FU_WORD | FU_PCREL | FU_ISBRA, sloc, a1expr);
-        D_word(0);
-    }
+               D_word(v);
+       }
+       else
+       {
+               AddFixup(FU_WORD | FU_PCREL | FU_ISBRA, sloc, a1expr);
+               D_word(0);
+       }
 
-    return OK;
+       return OK;
 
 }
 
 
 //
-// divs.l
+// muls.l / divs.l / divu.l / mulu.l (68020+)
 //
-int m_divs(WORD inst, WORD siz)
+int m_muls(WORD inst, WORD siz)
 {
        if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
                return error(unsupport);
 
        WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
+       inst &= ~0x33F;                                         // Clobber flag and extension bits in instr
 
        // Install "standard" instr size bits
        if (flg & 4)
@@ -1737,31 +1667,72 @@ int m_divs(WORD inst, WORD siz)
                        inst |= reg_9[a0reg];           // ea0reg in bits 9..11
        }
 
+       // Regarding extension word: bit 11 is signed/unsigned selector
+       //                           bit 10 is 32/64 bit selector
+       // Both of these are packed in bits 9 and 8 of the instruction
+       // field in 68ktab. Extra compilcations arise from the fact we
+       // have to distinguish between divu/s.l Dn,Dm (which is encoded
+       // as divu/s.l Dn,Dm:Dm) and divu/s.l Dn,Dm:Dx - the first is
+       // 32 bit while the second 64 bit
+
        if (flg & 1)
        {
                // Use am1
                inst |= am1 | a1reg;                    // Get ea1 into instr
                D_word(inst);                                   // Deposit instr
 
+               // Extension word
+               if (a1reg == a2reg)
+                       inst = a1reg + (a2reg << 12) + ((flg & 0x200) << 2);
+               else
+                       inst = a1reg + (a2reg << 12) + ((flg & 0x300) << 2);
+
+                D_word(inst);
+
                // Generate ea0 if requested
                if (flg & 2)
                        ea0gen(siz);
 
                ea1gen(siz);                                    // Generate ea1
+
+               return OK;
        }
        else
        {
                // Use am0
                inst |= am0 | a0reg;                    // Get ea0 into instr
                D_word(inst);                                   // Deposit instr
+
+               // Extension word
+               if (a1reg == a2reg)
+                       inst = a1reg + (a2reg << 12) + ((flg & 0x200) << 2);
+               else
+                       inst = a1reg + (a2reg << 12) + ((flg & 0x300) << 2);
+
+               D_word(inst);
+
                ea0gen(siz);                                    // Generate ea0
 
                // Generate ea1 if requested
                if (flg & 2)
                        ea1gen(siz);
+
+               return OK;
        }
+}
+
+
+//
+// move16 (ax)+,(ay)+
+//
+int m_move16a(WORD inst, WORD siz)
+{
+       if ((activecpu & (CPU_68040 | CPU_68060)) == 0)
+               return error(unsupport);
 
-       inst = a1reg + (a2reg << 12) + (1 << 11);
+       inst |= a0reg;
+       D_word(inst);
+       inst = (1 << 15) + (a1reg << 12);
        D_word(inst);
 
        return OK;
@@ -1769,447 +1740,146 @@ int m_divs(WORD inst, WORD siz)
 
 
 //
-// muls.l
+// move16 with absolute address
 //
-int m_muls(WORD inst, WORD siz)
+int m_move16b(WORD inst, WORD siz)
 {
-       if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
+       if ((activecpu & (CPU_68040 | CPU_68060)) == 0)
                return error(unsupport);
 
-       WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
-
-       // Install "standard" instr size bits
-       if (flg & 4)
-               inst |= siz_6[siz];
+       int v;
+       inst |= a1reg;
+       D_word(inst);
 
-       if (flg & 16)
+       if (am0 == APOSTINC)
        {
-               // OR-in register number
-               if (flg & 8)
-                       inst |= reg_9[a1reg];           // ea1reg in bits 9..11
+               if (am1 == AIND)
+                       return error("Wasn't this suppose to call m_move16a???");
                else
-                       inst |= reg_9[a0reg];           // ea0reg in bits 9..11
+               {
+                       // move16 (ax)+,(xxx).L
+                       inst |= 0 << 3;
+                       v = (int)a1exval;
+               }
        }
-
-       if (flg & 1)
+       else if (am0 == ABSL)
        {
-               // Use am1
-               inst |= am1 | a1reg;                    // Get ea1 into instr
-               D_word(inst);                                   // Deposit instr
-
-                                                                               // Extension word
-               inst = a1reg + (a2reg << 12) + (1 << 11);
-               inst |= mulmode;  // add size bit
-               D_word(inst);
-
-               // Generate ea0 if requested
-               if (flg & 2)
-                       ea0gen(siz);
-
-               ea1gen(siz);                                    // Generate ea1
+               if (am1 == AIND)
+               {
+                       // move16 (xxx).L,(ax)+
+                       inst |= 1 << 3;
+                       v = (int)a0exval;
+               }
+               else // APOSTINC
+               {
+                       // move16 (xxx).L,(ax)
+                       inst |= 3 << 3;
+                       v = (int)a0exval;
+               }
        }
-       else
+       else if (am0 == AIND)
        {
-               // Use am0
-               inst |= am0 | a0reg;                    // Get ea0 into instr
-               D_word(inst);                                   // Deposit instr
-                                                                               // Extension word
-               inst = a1reg + (a2reg << 12) + (1 << 11);
-               inst |= mulmode;  // add size bit
-               D_word(inst);
-
-               ea0gen(siz);                                    // Generate ea0
-
-               // Generate ea1 if requested
-               if (flg & 2)
-                       ea1gen(siz);
+               // move16 (ax),(xxx).L
+               inst |= 2 << 3;
+               v = (int)a1exval;
        }
 
-       //D_word(inst);
-       //ea0gen(siz);
+       D_word(inst);
+       D_long(v);
 
        return OK;
 }
 
 
 //
-// divu.l
+// pack/unpack (68020/68030/68040)
 //
-int m_divu(WORD inst, WORD siz)
+int m_pack(WORD inst, WORD siz)
 {
-       if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
-               return error(unsupport);
+       CHECK00;
 
-       //WARNING("divu.l d0,d1 is actually divul.l d0,d1:d1!!!")
+       if (siz != SIZN)
+               return error("bad size suffix");
 
-       WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
+       if (*tok >= KW_D0 && *tok <= KW_D7)
+       {
+               // Dx,Dy,#<adjustment>
+               inst |= (0 << 3);   // R/M
+               inst |= (*tok++ & 7);
 
-       // Install "standard" instr size bits
-       if (flg & 4)
-               inst |= siz_6[siz];
+               if (*tok != ',' && tok[2] != ',')
+                       return error("missing comma");
 
-       if (flg & 16)
-       {
-               // OR-in register number
-               if (flg & 8)
-                       inst |= reg_9[a1reg];           // ea1reg in bits 9..11
-               else
-                       inst |= reg_9[a0reg];           // ea0reg in bits 9..11
-       }
+               if (tok[1] < KW_D0 && tok[1] > KW_D7)
+                       return error(syntax_error);
 
-       if (flg & 1)
+               inst |= ((tok[1] & 7)<<9);
+               tok = tok + 3;
+               D_word(inst);
+               // Fall through for adjustment (common in both valid cases)
+       }
+       else if (*tok == '-')
        {
-               // Use am1
-               inst |= am1 | a1reg;                    // Get ea1 into instr
-               D_word(inst);                                   // Deposit instr
+               // -(Ax),-(Ay),#<adjustment>
+               inst |= (1 << 3);   // R/M
+               tok++;  // eat the minus
 
-               // Generate ea0 if requested
-               if (flg & 2)
-                       ea0gen(siz);
+               if ((*tok != '(') && (tok[2]!=')') && (tok[3]!=',') && (tok[4] != '-') && (tok[5] != '(') && (tok[7] != ')') && (tok[8] != ','))
+                       return error(syntax_error);
 
-               ea1gen(siz);                                    // Generate ea1
+               if (tok[1] < KW_A0 && tok[1] > KW_A7)
+                       return error(syntax_error);
+
+               if (tok[5] < KW_A0 && tok[6] > KW_A7)
+                       return error(syntax_error);
+
+               inst |= ((tok[1] & 7) << 0);
+               inst |= ((tok[6] & 7) << 9);
+               tok = tok + 9;
+               D_word(inst);
+               // Fall through for adjustment (common in both valid cases)
        }
        else
-       {
-               // Use am0
-               inst |= am0 | a0reg;                    // Get ea0 into instr
-               D_word(inst);                                   // Deposit instr
-               ea0gen(siz);                                    // Generate ea0
+               return error("invalid syntax");
 
-                                                                               // Generate ea1 if requested
-               if (flg & 2)
-                       ea1gen(siz);
-       }
+       if ((*tok != CONST) && (*tok != SYMBOL) && (*tok != '-'))
+               return error(syntax_error);
 
-       inst = a1reg + (a2reg << 12);
-       D_word(inst);
+       if (expr(a0expr, &a0exval, &a0exattr, &a0esym) == ERROR)
+               return ERROR;
+
+       if ((a0exattr & DEFINED) == 0)
+               return error(undef_error);
+
+       if (a0exval + 0x8000 > 0x10000)
+               return error("");
+
+       if (*tok != EOL)
+               return error(extra_stuff);
+
+       D_word((a0exval & 0xFFFF));
 
        return OK;
 }
 
 
 //
-// mulu.l
+// rtm Rn
 //
-int m_mulu(WORD inst, WORD siz)
+int m_rtm(WORD inst, WORD siz)
 {
-       if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
-               return error(unsupport);
-
-       WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
-
-       // Install "standard" instr size bits
-       if (flg & 4)
-               inst |= siz_6[siz];
+       CHECKNO20;
 
-       if (flg & 16)
+       if (am0 == DREG)
        {
-               // OR-in register number
-               if (flg & 8)
-                       inst |= reg_9[a1reg];           // ea1reg in bits 9..11
-               else
-                       inst |= reg_9[a0reg];           // ea0reg in bits 9..11
+               inst |= a0reg;
        }
-
-       if (flg & 1)
+       else if (am0 == AREG)
        {
-               // Use am1
-               inst |= am1 | a1reg;                    // Get ea1 into instr
-               D_word(inst);                                   // Deposit instr
-
-               // Generate ea0 if requested
-               if (flg & 2)
-                       ea0gen(siz);
-
-               ea1gen(siz);                                    // Generate ea1
+               inst |= (1 << 3) + a0reg;
        }
        else
-       {
-               // Use am0
-               inst |= am0 | a0reg;                    // Get ea0 into instr
-               D_word(inst);                                   // Deposit instr
-               ea0gen(siz);                                    // Generate ea0
-
-               // Generate ea1 if requested
-               if (flg & 2)
-                       ea1gen(siz);
-       }
-
-       inst = a1reg + (a2reg << 12);
-    inst |= mulmode;  // add size bit
-       D_word(inst);
-
-       return OK;
-}
-
-
-//
-// divsl.l
-//
-int m_divsl(WORD inst, WORD siz)
-{
-       if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
-               return error(unsupport);
-
-       WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
-
-       // Install "standard" instr size bits
-       if (flg & 4)
-               inst |= siz_6[siz];
-
-       if (flg & 16)
-       {
-               // OR-in register number
-               if (flg & 8)
-                       inst |= reg_9[a1reg];           // ea1reg in bits 9..11
-               else
-                       inst |= reg_9[a0reg];           // ea0reg in bits 9..11
-       }
-
-       if (flg & 1)
-       {
-               // Use am1
-               inst |= am1 | a1reg;                    // Get ea1 into instr
-               D_word(inst);                                   // Deposit instr
-
-               // Generate ea0 if requested
-               if (flg & 2)
-                       ea0gen(siz);
-
-               ea1gen(siz);                                    // Generate ea1
-       }
-       else
-       {
-               // Use am0
-               inst |= am0 | a0reg;                    // Get ea0 into instr
-               D_word(inst);                                   // Deposit instr
-               ea0gen(siz);                                    // Generate ea0
-
-               // Generate ea1 if requested
-               if (flg & 2)
-                       ea1gen(siz);
-       }
-
-       inst = a1reg + (a2reg << 12) + (1 << 11) + (1 << 10);
-       D_word(inst);
-
-       return OK;
-}
-
-//
-// divul.l
-//
-int m_divul(WORD inst, WORD siz)
-{
-       if ((activecpu & (CPU_68020 | CPU_68030 | CPU_68040)) == 0)
-               return error(unsupport);
-
-       WORD flg = inst;                                        // Save flag bits
-       inst &= ~0x3F;                                          // Clobber flag bits in instr
-
-       // Install "standard" instr size bits
-       if (flg & 4)
-               inst |= siz_6[siz];
-
-       if (flg & 16)
-       {
-               // OR-in register number
-               if (flg & 8)
-                       inst |= reg_9[a1reg];           // ea1reg in bits 9..11
-               else
-                       inst |= reg_9[a0reg];           // ea0reg in bits 9..11
-       }
-
-       if (flg & 1)
-       {
-               // Use am1
-               inst |= am1 | a1reg;                    // Get ea1 into instr
-               D_word(inst);                                   // Deposit instr
-
-               // Generate ea0 if requested
-               if (flg & 2)
-                       ea0gen(siz);
-
-               ea1gen(siz);                                    // Generate ea1
-       }
-       else
-       {
-               // Use am0
-               inst |= am0 | a0reg;                    // Get ea0 into instr
-               D_word(inst);                                   // Deposit instr
-               ea0gen(siz);                                    // Generate ea0
-
-               // Generate ea1 if requested
-               if (flg & 2)
-                       ea1gen(siz);
-       }
-
-       inst = a1reg + (a2reg << 12) + (1 << 10);
-       D_word(inst);
-
-       return OK;
-}
-
-
-//
-// move16 (ax)+,(ay)+
-//
-int m_move16a(WORD inst, WORD siz)
-{
-       if ((activecpu & (CPU_68040 | CPU_68060)) == 0)
-               return error(unsupport);
-
-       inst |= a0reg;
-       D_word(inst);
-       inst = (1 << 15) + (a1reg << 12);
-       D_word(inst);
-
-       return OK;
-}
-
-
-//
-// move16 with absolute address
-//
-int m_move16b(WORD inst, WORD siz)
-{
-       if ((activecpu & (CPU_68040 | CPU_68060)) == 0)
-               return error(unsupport);
-
-       int v;
-       inst |= a1reg;
-       D_word(inst);
-
-       if (am0 == APOSTINC)
-       {
-               if (am1 == AIND)
-                       return error("Wasn't this suppose to call m_move16a???");
-               else
-               {
-                       //move16 (ax)+,(xxx).L
-                       inst |= 0 << 3;
-                       v = (int)a1exval;
-               }
-       }
-       else if (am0 == ABSL)
-       {
-               if (am1 == AIND)
-               {
-                       //move16 (xxx).L,(ax)+
-                       inst |= 1 << 3;
-                       v = (int)a0exval;
-               }
-               else //APOSTINC
-               {
-                       //move16 (xxx).L,(ax)
-                       inst |= 3 << 3;
-                       v = (int)a0exval;
-               }
-       }
-       else if (am0 == AIND)
-       {
-               //move16 (ax),(xxx).L
-               inst |= 2 << 3;
-               v = (int)a1exval;
-       }
-
-       D_word(inst);
-       D_long(v);
-
-       return OK;
-}
-
-
-//
-// pack/unpack (68020/68030/68040)
-//
-int m_pack(WORD inst, WORD siz)
-{
-    CHECK00;
-
-    if (siz != SIZN)
-        return error("bad size suffix");
-
-    if (*tok >= KW_D0 && *tok <= KW_D7)
-    {
-        // Dx,Dy,#<adjustment>
-        inst |= (0 << 3);   // R/M
-        inst |= (*tok++ & 7);
-        if (*tok != ',' && tok[2] != ',')
-            return error("missing comma");
-        if (tok[1] < KW_D0 && tok[1] > KW_D7)
-            return error(syntax_error);
-        inst |= ((tok[1] & 7)<<9);
-        tok = tok + 3;
-        D_word(inst);
-        // Fall through for adjustment (common in both valid cases)
-    }
-    else if (*tok == '-')
-    {
-        // -(Ax),-(Ay),#<adjustment>
-        inst |= (1 << 3);   // R/M
-        tok++;  // eat the minus
-        if ((*tok != '(') && (tok[2]!=')') && (tok[3]!=',') && (tok[4] != '-') && (tok[5] != '(') && (tok[7] != ')') && (tok[8] != ','))
-            return error(syntax_error);
-        if (tok[1] < KW_A0 && tok[1] > KW_A7)
-            return error(syntax_error);
-        if (tok[5] < KW_A0 && tok[6] > KW_A7)
-            return error(syntax_error);
-        inst |= ((tok[1] & 7) << 0);
-        inst |= ((tok[6] & 7) << 9);
-        tok = tok + 9;
-        D_word(inst);
-        // Fall through for adjustment (common in both valid cases)
-    }
-    else
-        return error("invalid syntax");
-
-
-    if ((*tok != CONST) && (*tok != SYMBOL) && (*tok != '-'))
-        return error(syntax_error);
-
-    if (expr(a0expr, &a0exval, &a0exattr, &a0esym)==ERROR)
-        return ERROR;
-
-    if ((a0exattr & DEFINED) == 0)
-        return error(undef_error);
-
-    if (a0exval + 0x8000 > 0x10000)
-        return error("");
-
-    if (*tok != EOL)
-        return error(extra_stuff);
-
-    D_word((a0exval & 0xffff));
-
-
-
-    return OK;
-
-}
-
-
-//
-// rtm Rn
-//
-int m_rtm(WORD inst, WORD siz)
-{
-       CHECKNO20;
-
-       if (am0 == DREG)
-       {
-               inst |= a0reg;
-       }
-       else if (am0 == AREG)
-       {
-               inst |= (1 << 3) + a0reg;
-       }
-       else
-               return error("rtm only allows data or address registers.");
+               return error("rtm only allows data or address registers.");
 
        D_word(inst);
 
@@ -2281,7 +1951,7 @@ int m_trapcc(WORD inst, WORD siz)
 
 
 //
-// cinvl/p/a (68040)
+// cinvl/p/a (68040/68060)
 //
 int m_cinv(WORD inst, WORD siz)
 {
@@ -2289,42 +1959,62 @@ int m_cinv(WORD inst, WORD siz)
 
        if (am1 == AM_NONE)
                inst |= (0 << 6) | (a1reg);
-    switch (a0reg)
-    {
-    case 0:     // KW_IC40
+       switch (a0reg)
+       {
+       case 0:     // KW_IC40
                inst |= (2 << 6) | (a1reg);
-        break;
-    case 1:     // KW_DC40
+               break;
+       case 1:     // KW_DC40
                inst |= (1 << 6) | (a1reg);
-        break;
-    case 2:     // KW_BC40
+               break;
+       case 2:     // KW_BC40
                inst |= (3 << 6) | (a1reg);
-        break;
-    }
+               break;
+       }
+
+       D_word(inst);
+       return OK;
+}
+
 
+int m_fpusavrest(WORD inst, WORD siz)
+{
+       inst |= am0 | a0reg;
        D_word(inst);
+       ea0gen(siz);
+
        return OK;
 }
 
 
 //
-// cpRESTORE (68020, 68030)
+// cpSAVE/cpRESTORE (68020, 68030)
 //
 int m_cprest(WORD inst, WORD siz)
 {
        if (activecpu & !(CPU_68020 | CPU_68030))
                return error(unsupport);
 
-       inst |= am0 | a0reg;
-       D_word(inst);
-       ea0gen(siz);
+       return m_fpusavrest(inst, siz);
 
-       return OK;
 }
 
 
 //
-// movec (68010, 68020, 68030, 68040, CPU32)
+// FSAVE/FRESTORE (68040, 68060)
+//
+int m_frestore(WORD inst, WORD siz)
+{
+       if ((!(activecpu & (CPU_68040 | CPU_68060))) ||
+               (activefpu&(FPU_68881 | FPU_68882)))
+               return error(unsupport);
+
+       return m_fpusavrest(inst, siz);
+}
+
+
+//
+// movec (68010, 68020, 68030, 68040, 68060, CPU32)
 //
 int m_movec(WORD inst, WORD siz)
 {
@@ -2377,17 +2067,11 @@ int m_moves(WORD inst, WORD siz)
                return error(unsupport);
 
        if (siz == SIZB)
-       {
                inst |= 0 << 6;
-       }
        else if (siz == SIZL)
-       {
                inst |= 2 << 6;
-       }
        else // SIZW/SIZN
-       {
                inst |= 1 << 6;
-       }
 
        if (am0 == DREG)
        {
@@ -2440,24 +2124,23 @@ int m_pbcc(WORD inst, WORD siz)
 //
 int m_pflusha(WORD inst, WORD siz)
 {
-    if (activecpu == CPU_68030)
-    {
-       D_word(inst);
-       inst = (1 << 13) | (1 << 10) | (0 << 5) | 0;
-       D_word(inst);
-       return OK;
-}
-    else if (activecpu == CPU_68040)
-    {
-        inst = B16(11110101, 00011000);
-        D_word(inst);
-        return OK;
-    }
-    else
-        return error(unsupport);
-
-    return OK;
+       if (activecpu == CPU_68030)
+       {
+               D_word(inst);
+               inst = (1 << 13) | (1 << 10) | (0 << 5) | 0;
+               D_word(inst);
+               return OK;
+       }
+       else if (activecpu == CPU_68040)
+       {
+               inst = B16(11110101, 00011000);
+               D_word(inst);
+               return OK;
+       }
+       else
+               return error(unsupport);
 
+       return OK;
 }
 
 
@@ -2468,116 +2151,132 @@ int m_pflush(WORD inst, WORD siz)
 {
        if (activecpu == CPU_68030)
        {
-        // PFLUSH FC, MASK
-        // PFLUSH FC, MASK, < ea >
-        WORD mask, fc;
-        switch ((int)*tok)
-        {
-        case '#':
-            tok++;
-            if (*tok != CONST && *tok != SYMBOL)
-                return error("function code should be an expression");
-            if (expr(a0expr, &a0exval, &a0exattr, &a0esym) == ERROR)
-                return ERROR;
-            if ((a0exattr & DEFINED) == 0)
-                return error("function code immediate should be defined");
-            if (a0exval > 7 && a0exval < 0)
-                return error("function code out of range (0-7)");
+               // PFLUSH FC, MASK
+               // PFLUSH FC, MASK, < ea >
+               WORD mask, fc;
+
+               switch ((int)*tok)
+               {
+               case '#':
+                       tok++;
+
+                       if (*tok != CONST && *tok != SYMBOL)
+                               return error("function code should be an expression");
+
+                       if (expr(a0expr, &a0exval, &a0exattr, &a0esym) == ERROR)
+                               return ERROR;
+
+                       if ((a0exattr & DEFINED) == 0)
+                               return error("function code immediate should be defined");
+
+                       if (a0exval > 7)
+                               return error("function code out of range (0-7)");
+
                        fc = (uint16_t)a0exval;
-            break;
-        case KW_D0:
-        case KW_D1:
-        case KW_D2:
-        case KW_D3:
-        case KW_D4:
-        case KW_D5:
-        case KW_D6:
-        case KW_D7:
-            fc = (1 << 4) | (*tok++ & 7);
-            break;
-        case KW_SFC:
-            fc = 0;
-            tok++;
-            break;
-        case KW_DFC:
-            fc = 1;
-            tok++;
-            break;
-        default:
-            return error(syntax_error);
-        }
-
-        if (*tok++ != ',')
-            return error("comma exptected");
-
-        if (*tok++ != '#')
-            return error("mask should be an immediate value");
-        if (*tok != CONST && *tok != SYMBOL)
-            return error("mask is supposed to be immediate");
-        if (expr(a0expr, &a0exval, &a0exattr, &a0esym) == ERROR)
-            return ERROR;
-        if ((a0exattr & DEFINED) == 0)
-            return error("mask immediate value should be defined");
-        if (a0exval > 7 && a0exval < 0)
-            return error("function code out of range (0-7)");
+                       break;
+               case KW_D0:
+               case KW_D1:
+               case KW_D2:
+               case KW_D3:
+               case KW_D4:
+               case KW_D5:
+               case KW_D6:
+               case KW_D7:
+                       fc = (1 << 4) | (*tok++ & 7);
+                       break;
+               case KW_SFC:
+                       fc = 0;
+                       tok++;
+                       break;
+               case KW_DFC:
+                       fc = 1;
+                       tok++;
+                       break;
+               default:
+                       return error(syntax_error);
+               }
+
+               if (*tok++ != ',')
+                       return error("comma exptected");
+
+               if (*tok++ != '#')
+                       return error("mask should be an immediate value");
+
+               if (*tok != CONST && *tok != SYMBOL)
+                       return error("mask is supposed to be immediate");
+
+               if (expr(a0expr, &a0exval, &a0exattr, &a0esym) == ERROR)
+                       return ERROR;
+
+               if ((a0exattr & DEFINED) == 0)
+                       return error("mask immediate value should be defined");
+
+               if (a0exval > 7)
+                       return error("function code out of range (0-7)");
+
                mask = (uint16_t)a0exval << 5;
 
-        if (*tok == EOL)
-        {
-            // PFLUSH FC, MASK
-            D_word(inst);
-            inst = (1 << 13) | fc | mask | (4 << 10);
-            D_word(inst);
-            return OK;
-        }
-        else if (*tok == ',')
-        {
-            // PFLUSH FC, MASK, < ea >
-            tok++;
-            if (amode(0) == ERROR)
-                return ERROR;
-            if (*tok != EOL)
-                return error(extra_stuff);
-            if (am0 == AIND || am0 == ABSW || am0 == ABSL || am0 == ADISP || am0 == ADISP || am0 == AINDEXED || am0 == ABASE || am0 == MEMPOST || am0 == MEMPRE)
-            {
-                inst |= am0 | a0reg;
-                D_word(inst);
-                inst = (1 << 13) | fc | mask | (6 << 10);
-                D_word(inst);
-                ea0gen(siz);
-                return OK;
-            }
-            else
-                return error("unsupported addressing mode");
-
-        }
-        else
-            return error(syntax_error);
-
-        return OK;
+               if (*tok == EOL)
+               {
+                       // PFLUSH FC, MASK
+                       D_word(inst);
+                       inst = (1 << 13) | fc | mask | (4 << 10);
+                       D_word(inst);
+                       return OK;
+               }
+               else if (*tok == ',')
+               {
+                       // PFLUSH FC, MASK, < ea >
+                       tok++;
 
+                       if (amode(0) == ERROR)
+                               return ERROR;
+
+                       if (*tok != EOL)
+                               return error(extra_stuff);
+
+                       if (am0 == AIND || am0 == ABSW || am0 == ABSL || am0 == ADISP || am0 == ADISP || am0 == AINDEXED || am0 == ABASE || am0 == MEMPOST || am0 == MEMPRE)
+                       {
+                               inst |= am0 | a0reg;
+                               D_word(inst);
+                               inst = (1 << 13) | fc | mask | (6 << 10);
+                               D_word(inst);
+                               ea0gen(siz);
+                               return OK;
+                       }
+                       else
+                               return error("unsupported addressing mode");
+
+               }
+               else
+                       return error(syntax_error);
+
+               return OK;
        }
        else if (activecpu == CPU_68040 || activecpu == CPU_68060)
        {
-        // PFLUSH(An)
-        // PFLUSHN(An)
-        if (*tok != '(' && tok[2] != ')')
-            return error(syntax_error);
-        if (tok[1] < KW_A0 && tok[1] > KW_A7)
-            return error("expected (An)");
-        if ((inst & 7) == 7)
-            // With pflushn/pflush there's no easy way to
-            // distinguish between the two in 68040 mode.
-            // Ideally the opcode bitfields would have been
-            // hardcoded in 68ktab but there is aliasing
-            // between 68030 and 68040 opcode. So we just
-            // set the 3 lower bits to 1 in pflushn inside
-            // 68ktab and detect it here.
-            inst = (inst & 0xff8) | 8;
-        inst |= (tok[1] & 7) | (5 << 8);
-        if (tok[3] != EOL)
-            return error(extra_stuff);
-        D_word(inst);
+               // PFLUSH(An)
+               // PFLUSHN(An)
+               if (*tok != '(' && tok[2] != ')')
+                       return error(syntax_error);
+
+               if (tok[1] < KW_A0 && tok[1] > KW_A7)
+                       return error("expected (An)");
+
+               if ((inst & 7) == 7)
+                       // With pflushn/pflush there's no easy way to distinguish between
+                       // the two in 68040 mode. Ideally the opcode bitfields would have
+                       // been hardcoded in 68ktab but there is aliasing between 68030
+                       // and 68040 opcode. So we just set the 3 lower bits to 1 in
+                       // pflushn inside 68ktab and detect it here.
+                       inst = (inst & 0xff8) | 8;
+
+               inst |= (tok[1] & 7) | (5 << 8);
+
+               if (tok[3] != EOL)
+                       return error(extra_stuff);
+
+               D_word(inst);
        }
        else
                return error(unsupport);
@@ -2587,7 +2286,19 @@ int m_pflush(WORD inst, WORD siz)
 
 
 //
-// pflushr (68551)
+// pflushan (68040, 68060)
+//
+int m_pflushan(WORD inst, WORD siz)
+{
+       if (activecpu == CPU_68040 || activecpu == CPU_68060)
+               D_word(inst);
+
+       return OK;
+}
+
+
+//
+// pflushr (68851)
 //
 int m_pflushr(WORD inst, WORD siz)
 {
@@ -2638,79 +2349,76 @@ int m_pflushr(WORD inst, WORD siz)
 }
 
 
-//
-// ploadr, ploadw (68030)
-//
-int m_pload(WORD inst, WORD siz, WORD extension)
-{
-    // TODO: 68551 support is not added yet.
-    // None of the ST series of computers had
-    // a 68020 + 68551 socket and since this is
-    // an Atari targetted assembler....
-    CHECKNO30;
-
-               inst |= am1;
-
-    D_word(inst);
-
-    switch (am0)
-       {
-    case CREG:
-        if (a0reg == KW_SFC - KW_SFC)
-        {
-            inst = 0;
-        }
-        else if (a0reg == KW_DFC - KW_SFC)
-       {
-            inst = 1;
-        }
-        else
-            return error("illegal control register specified");
-        break;
-    case DREG:
-        inst = (1 << 3) | a0reg;
-        break;
-    case IMMED:
-        if ((a0exattr & DEFINED) == 0)
-            return error("constant value must be defined");
+//
+// ploadr, ploadw (68030)
+//
+int m_pload(WORD inst, WORD siz, WORD extension)
+{
+       // TODO: 68851 support is not added yet.
+       // None of the ST series of computers had a 68020 + 68851 socket and since
+       // this is an Atari targetted assembler...
+       CHECKNO30;
+
+       inst |= am1;
+       D_word(inst);
+
+       switch (am0)
+       {
+       case CREG:
+               if (a0reg == KW_SFC - KW_SFC)
+                       inst = 0;
+               else if (a0reg == KW_DFC - KW_SFC)
+                       inst = 1;
+               else
+                       return error("illegal control register specified");
+
+               break;
+       case DREG:
+               inst = (1 << 3) | a0reg;
+               break;
+       case IMMED:
+               if ((a0exattr & DEFINED) == 0)
+                       return error("constant value must be defined");
+
                inst = (2 << 3) | (uint16_t)a0exval;
-        break;
-    }
+               break;
+       }
 
-    inst |= extension | (1 << 13);
-    D_word(inst);
+       inst |= extension | (1 << 13);
+       D_word(inst);
 
-    ea1gen(siz);
+       ea1gen(siz);
 
-    return OK;
+       return OK;
 }
 
+
 int m_ploadr(WORD inst, WORD siz)
 {
-    return m_pload(inst, siz, 1 << 9);
+       return m_pload(inst, siz, 1 << 9);
 }
 
+
 int m_ploadw(WORD inst, WORD siz)
 {
-    return m_pload(inst, siz, 0 << 9);
+       return m_pload(inst, siz, 0 << 9);
 }
 
+
 //
-// pmove (68030/68551)
+// pmove (68030/68851)
 //
 int m_pmove(WORD inst, WORD siz)
 {
        int inst2,reg;
 
-    // TODO: 68551 support is not added yet.
-    // None of the ST series of computers had
-    // a 68020 + 68551 socket and since this is
-    // an Atari targetted assembler....
-    // (same for 68EC030)
-    CHECKNO30;
+       // TODO: 68851 support is not added yet. None of the ST series of
+       // computers had a 68020 + 68851 socket and since this is an Atari
+       // targetted assembler.... (same for 68EC030)
+       CHECKNO30;
 
-       inst2 = inst & (1 << 8); //Copy the flush bit over to inst2 in case we're called from m_pmovefd
-       inst &= ~(1 << 8);              //And mask it out
+       inst2 = inst & (1 << 8);        // Copy the flush bit over to inst2 in case we're called from m_pmovefd
+       inst &= ~(1 << 8);                      // And mask it out
 
        if (am0 == CREG)
        {
@@ -2725,11 +2433,11 @@ int m_pmove(WORD inst, WORD siz)
        else
                return error("pmove sez: Wut?");
 
-    // The instruction is a quad-word (8 byte) operation
-    // for the CPU root pointer and the supervisor root pointer.
-    // It is a long - word operation for the translation control register
-    // and the transparent translation registers(TT0 and TT1).
-    // It is a word operation for the MMU status register.
+       // The instruction is a quad-word (8 byte) operation
+       // for the CPU root pointer and the supervisor root pointer.
+       // It is a long-word operation for the translation control register
+       // and the transparent translation registers(TT0 and TT1).
+       // It is a word operation for the MMU status register.
 
        if (((reg == (KW_URP - KW_SFC)) || (reg == (KW_SRP - KW_SFC)))
                && ((siz != SIZD) && (siz != SIZN)))
@@ -2742,51 +2450,46 @@ int m_pmove(WORD inst, WORD siz)
        if ((reg == (KW_MMUSR - KW_SFC)) && ((siz != SIZW) && (siz != SIZN)))
                return error(siz_error);
 
-
        if (am0 == CREG)
        {
-       inst |= am1 | a1reg;
+               inst |= am1 | a1reg;
                D_word(inst);
        }
        else if (am1 == CREG)
        {
-       inst |= am0 | a0reg;
+               inst |= am0 | a0reg;
                D_word(inst);
        }
 
        switch (reg + KW_SFC)
        {
-    case KW_TC:
-        inst2 |= (0 << 10) + (1 << 14); break;
-    case KW_SRP:
-        inst2 |= (2 << 10) + (1 << 14); break;
-    case KW_CRP:
-        inst2 |= (3 << 10) + (1 << 14); break;
-    case KW_TT0:
+       case KW_TC:
+               inst2 |= (0 << 10) + (1 << 14); break;
+       case KW_SRP:
+               inst2 |= (2 << 10) + (1 << 14); break;
+       case KW_CRP:
+               inst2 |= (3 << 10) + (1 << 14); break;
+       case KW_TT0:
                inst2 |= (2 << 10) + (0 << 13); break;
-    case KW_TT1:
+       case KW_TT1:
                inst2 |= (3 << 10) + (0 << 13); break;
-    case KW_MMUSR:
-        if (am0 == CREG)
-            inst2 |= (1 << 9) + (3 << 13);
-        else
-            inst2 |= (0 << 9) + (3 << 13);
-        break;
-    default:
-        return error("unsupported register");
-        break;
+       case KW_MMUSR:
+               if (am0 == CREG)
+                       inst2 |= (1 << 9) + (3 << 13);
+               else
+                       inst2 |= (0 << 9) + (3 << 13);
+               break;
+       default:
+               return error("unsupported register");
+               break;
        }
 
        D_word(inst2);
 
-    if (am0 == CREG)
-    {
-        ea1gen(siz);
-    }
-    else if (am1 == CREG)
-    {
-        ea0gen(siz);
-    }
+       if (am0 == CREG)
+               ea1gen(siz);
+       else if (am1 == CREG)
+               ea0gen(siz);
 
        return OK;
 }
@@ -2802,85 +2505,41 @@ int m_pmovefd(WORD inst, WORD siz)
        return m_pmove(inst | (1 << 8), siz);
 }
 
+
 //
 // ptrapcc (68851)
 //
-#define gen_ptrapcc(name,opcode) \
-int m_##name(WORD inst, WORD siz) \
-{ \
-    CHECKNO20; \
-    if (siz == SIZW) \
-    { \
-        D_word(inst); \
-        D_word(B8(opcode)); \
-        D_word(a0exval); \
-    } \
-    else \
-    { \
-        inst |= 3; \
-        D_word(inst); \
-        D_word(B8(opcode)); \
-        D_long(a0exval); \
-    } \
-    return OK; \
-}\
-int m_##name##n(WORD inst, WORD siz) \
-{ \
-    CHECKNO20; \
-    D_word(inst); \
-    D_word(B8(opcode)); \
-    return OK; \
-}
-
-gen_ptrapcc(ptrapbs,00000000)
-gen_ptrapcc(ptrapbc,00000001)
-gen_ptrapcc(ptrapls,00000010)
-gen_ptrapcc(ptraplc,00000011)
-gen_ptrapcc(ptrapss,00000100)
-gen_ptrapcc(ptrapsc,00000101)
-gen_ptrapcc(ptrapas,00000110)
-gen_ptrapcc(ptrapac,00000111)
-gen_ptrapcc(ptrapws,00001000)
-gen_ptrapcc(ptrapwc,00001001)
-gen_ptrapcc(ptrapis,00001010)
-gen_ptrapcc(ptrapic,00001011)
-gen_ptrapcc(ptrapgc,00001100)
-gen_ptrapcc(ptrapgs,00001101)
-gen_ptrapcc(ptrapcs,00001110)
-gen_ptrapcc(ptrapcc,00001111)
-
-//int m_ptrapbs(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000000)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000000)); D_long(a0exval); } return OK; }
-//int m_ptrapbc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000001)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000001)); D_long(a0exval); } return OK; }
-//int m_ptrapls(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000010)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000010)); D_long(a0exval); } return OK; }
-//int m_ptraplc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000011)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000011)); D_long(a0exval); } return OK; }
-//int m_ptrapss(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000100)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000100)); D_long(a0exval); } return OK; }
-//int m_ptrapsc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000101)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000101)); D_long(a0exval); } return OK; }
-//int m_ptrapas(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000110)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000110)); D_long(a0exval); } return OK; }
-//int m_ptrapac(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00000111)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00000111)); D_long(a0exval); } return OK; }
-//int m_ptrapws(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001000)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001000)); D_long(a0exval); } return OK; }
-//int m_ptrapwc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001001)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001001)); D_long(a0exval); } return OK; }
-//int m_ptrapis(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001010)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001010)); D_long(a0exval); } return OK; }
-//int m_ptrapic(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001011)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001011)); D_long(a0exval); } return OK; }
-//int m_ptrapgc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001100)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001100)); D_long(a0exval); } return OK; }
-//int m_ptrapgs(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001101)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001101)); D_long(a0exval); } return OK; }
-//int m_ptrapcs(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001110)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001110)); D_long(a0exval); } return OK; }
-//int m_ptrapcc(WORD inst, WORD siz) { CHECKNO20; if (siz == SIZW) { D_word(inst); D_word(B8(00001111)); D_word(a0exval); } else { inst |= 3; D_word(inst); D_word(B8(00001111)); D_long(a0exval); } return OK; }
-//int m_ptrapbsn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000000)); return OK; }
-//int m_ptrapbcn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000001)); return OK; }
-//int m_ptraplsn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000010)); return OK; }
-//int m_ptraplcn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000011)); return OK; }
-//int m_ptrapssn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000100)); return OK; }
-//int m_ptrapscn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000101)); return OK; }
-//int m_ptrapasn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000110)); return OK; }
-//int m_ptrapacn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00000111)); return OK; }
-//int m_ptrapwsn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001000)); return OK; }
-//int m_ptrapwcn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001001)); return OK; }
-//int m_ptrapisn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001010)); return OK; }
-//int m_ptrapicn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001011)); return OK; }
-//int m_ptrapgsn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001100)); return OK; }
-//int m_ptrapgcn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001101)); return OK; }
-//int m_ptrapcsn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001110)); return OK; }
-//int m_ptrapccn(WORD inst, WORD siz) { CHECKNO20; D_word(inst); D_word(B8(00001111)); return OK; }
+int m_ptrapcc(WORD inst, WORD siz)
+{
+       CHECKNO20;
+       // We stash the 5 condition bits inside the opcode in 68ktab (bits 0-4),
+       // so we need to extract them first and fill in the clobbered bits.
+       WORD opcode = inst & 0x1F;
+       inst = (inst & 0xFFE0) | (0x18);
+
+       if (siz == SIZW)
+       {
+               inst |= 2;
+               D_word(inst);
+               D_word(opcode);
+               D_word(a0exval);
+       }
+       else if (siz == SIZL)
+       {
+               inst |= 3;
+               D_word(inst);
+               D_word(opcode);
+               D_long(a0exval);
+       }
+       else if (siz == SIZN)
+       {
+               inst |= 4;
+               D_word(inst);
+               D_word(opcode);
+       }
+
+       return OK;
+}
 
 
 //
@@ -2898,11 +2557,18 @@ int m_ptest(WORD inst, WORD siz)
        return ERROR;
 }
 
+//////////////////////////////////////////////////////////////////////////////
+//
+// 68020/30/40/60 instructions
+// Note: the map of which instructions are allowed on which CPUs came from the
+// 68060 manual, section D-1 (page 392 of the PDF). The current implementation
+// is missing checks for the EC models which have a simplified FPU.
+//
+//////////////////////////////////////////////////////////////////////////////
+
 
 #define FPU_NOWARN 0
-#define FPU_P_EMUL 1
-#define FPU_P2_EMU 2
-#define FPU_FPSP   4
+#define FPU_FPSP   1
 
 
 //
@@ -2915,15 +2581,15 @@ static inline int gen_fpu(WORD inst, WORD siz, WORD opmode, WORD emul)
                inst |= (1 << 9);       // Bolt on FPU id
                inst |= am0;
 
-               if (am0 == DREG)
-            inst |= a0reg;
+               //if (am0 == DREG || am0 == AREG)
+                       inst |= a0reg;
 
                D_word(inst);
                inst = 1 << 14; // R/M field (we have ea so have to set this to 1)
 
                switch (siz)
                {
-               case SIZB:      inst |= (6 << 10); break;
+               case SIZB:      inst |= (6 << 10); break;
                case SIZW:      inst |= (4 << 10); break;
                case SIZL:      inst |= (0 << 10); break;
                case SIZN:
@@ -2949,7 +2615,7 @@ static inline int gen_fpu(WORD inst, WORD siz, WORD opmode, WORD emul)
        }
        else
        {
-               inst |= (1 << 9);       //Bolt on FPU id
+               inst |= (1 << 9);       // Bolt on FPU id
                D_word(inst);
                inst = 0;
                inst = a0reg << 10;
@@ -2958,136 +2624,159 @@ static inline int gen_fpu(WORD inst, WORD siz, WORD opmode, WORD emul)
                D_word(inst);
        }
 
-       if ((emul & FPU_FPSP) && (activefpu == FPU_68040))
-               warn("Instruction is emulated in 68040");
+       if ((emul & FPU_FPSP) && (activefpu == (FPU_68040 | FPU_68060)))
+               warn("Instruction is emulated in 68040/060");
 
        return OK;
 }
 
 
 //
-// fabs, fsabs, fdabs (6888X, 68040)
+// fabs (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fabs(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00011000), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00011000), FPU_NOWARN);
 }
 
 
+//
+// fsabs (68040, 68060)
+//
 int m_fsabs(WORD inst, WORD siz)
 {
+       CHECKNO40;
        if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01011000), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+               return gen_fpu(inst, siz, B8(01011000), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fdabs (68040, 68060)
+//
 int m_fdabs(WORD inst, WORD siz)
 {
        if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01011100), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+               return gen_fpu(inst, siz, B8(01011100), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// facos (6888X, 68040FPSP)
+// facos (6888X, 68040FPSP, 68060FPSP)
 //
 int m_facos(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00011100), FPU_FPSP);
 }
 
 
 //
-// fadd (6888X, 68040FPSP)
+// fadd (6888X, 68040, 68060)
 //
 int m_fadd(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00100010), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00100010), FPU_NOWARN);
 }
 
 
+//
+// fsadd (68040, 68060)
+//
 int m_fsadd(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100010), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100010), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fxadd (68040)
+//
 int m_fdadd(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100110), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100110), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fasin (6888X, 68040FPSP)f
+// fasin (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fasin(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001100), FPU_FPSP);
 }
 
 
 //
-// fatan (6888X, 68040FPSP)
+// fatan (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fatan(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001010), FPU_FPSP);
 }
 
 
 //
-// fatanh (6888X, 68040FPSP)
+// fatanh (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fatanh(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001101), FPU_FPSP);
 }
 
 
 //
-// fcmp (6888X, 68040)
+// fcmp (6888X, 68040, 68060)
 //
 int m_fcmp(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00111000), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00111000), FPU_FPSP);
 }
 
 
 //
-// fcos (6888X, 68040FPSP)
+// fcos (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fcos(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00011101), FPU_FPSP);
 }
 
 
 //
-// fcosh (6888X, 68040FPSP)
+// fcosh (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fcosh(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00011001), FPU_FPSP);
 }
 
 
 //
-// fdbcc (6888X, 68040)
+// fdbcc (6888X, 68040, 68060FPSP)
 //
 int m_fdbcc(WORD inst, WORD siz)
 {
-       WORD opcode = inst & 0x3F;      //Grab conditional bitfield
+       CHECKNOFPU;
+       WORD opcode = inst & 0x3F;      // Grab conditional bitfield
 
        inst &= ~0x3F;
        inst |= 1 << 3;
@@ -3115,75 +2804,89 @@ int m_fdbcc(WORD inst, WORD siz)
                D_word(0);
        }
 
+       if (activefpu == FPU_68060)
+               warn("Instruction is emulated in 68060");
+
        return OK;
 }
 
 
 //
-// fdiv (6888X, 68040)
+// fdiv (6888X, 68040, 68060)
 //
 int m_fdiv(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00100000), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00100000), FPU_NOWARN);
 }
 
 
+//
+// fsdiv (68040, 68060)
+//
 int m_fsdiv(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100000), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100000), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fddiv (68040, 68060)
+//
 int m_fddiv(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100100), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100100), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fetox (6888X, 68040FPSP)
+// fetox (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fetox(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010000), FPU_FPSP);
 }
 
 
 //
-// fetoxm1 (6888X, 68040FPSP)
+// fetoxm1 (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fetoxm1(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001000), FPU_FPSP);
 }
 
 
 //
-// fgetexp (6888X, 68040FPSP)
+// fgetexp (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fgetexp(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00011110), FPU_FPSP);
 }
 
 
 //
-// fgetman (6888X, 68040FPSP)
+// fgetman (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fgetman(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00011111), FPU_FPSP);
 }
 
 
 //
-// fint (6888X, 68040FPSP)
+// fint (6888X, 68040FPSP, 68060)
 //
 int m_fint(WORD inst, WORD siz)
 {
@@ -3191,12 +2894,15 @@ int m_fint(WORD inst, WORD siz)
                // special case - fint fpx = fint fpx,fpx
                a1reg = a0reg;
 
-       return gen_fpu(inst, siz, B8(00000001), FPU_FPSP);
+       if (activefpu == FPU_68040)
+               warn("Instruction is emulated in 68040");
+
+       return gen_fpu(inst, siz, B8(00000001), FPU_NOWARN);
 }
 
 
 //
-// fintrz (6888X, 68040FPSP)
+// fintrz (6888X, 68040FPSP, 68060)
 //
 int m_fintrz(WORD inst, WORD siz)
 {
@@ -3204,65 +2910,76 @@ int m_fintrz(WORD inst, WORD siz)
                // special case - fintrz fpx = fintrz fpx,fpx
                a1reg = a0reg;
 
-       return gen_fpu(inst, siz, B8(00000011), FPU_FPSP);
+       if (activefpu == FPU_68040)
+               warn("Instruction is emulated in 68040");
+
+       return gen_fpu(inst, siz, B8(00000011), FPU_NOWARN);
 }
 
 
 //
-// flog10 (6888X, 68040FPSP)
+// flog10 (6888X, 68040FPSP, 68060FPSP)
 //
 int m_flog10(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010101), FPU_FPSP);
 }
 
 
 //
-// flog2 (6888X, 68040FPSP)
+// flog2 (6888X, 68040FPSP, 68060FPSP)
 //
 int m_flog2(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010110), FPU_FPSP);
 }
 
 
 //
-// flogn (6888X, 68040FPSP)
+// flogn (6888X, 68040FPSP, 68060FPSP)
 //
 int m_flogn(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010100), FPU_FPSP);
 }
 
 
 //
-// flognp1 (6888X, 68040FPSP)
+// flognp1 (68040FPSP, 68060FPSP)
 //
 int m_flognp1(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00000110), FPU_FPSP);
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(00000110), FPU_FPSP);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fmod (6888X, 68040FPSP)
+// fmod (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fmod(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00100001), FPU_FPSP);
 }
 
 
 //
-// fmove (6888X, 68040)
+// fmove (6888X, 68040, 68060)
 //
 int m_fmove(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
 
        // EA to register
        if ((am0 == FREG) && (am1 < AM_USP))
        {
-               //fpx->ea
+               // fpx->ea
                // EA
                inst |= am1 | a1reg;
                D_word(inst);
@@ -3273,30 +2990,30 @@ int m_fmove(WORD inst, WORD siz)
                // Source specifier
                switch (siz)
                {
-               case SIZB:      inst |= (6 << 10); break;
+               case SIZB:      inst |= (6 << 10); break;
                case SIZW:      inst |= (4 << 10); break;
                case SIZL:      inst |= (0 << 10); break;
                case SIZN:
                case SIZS:      inst |= (1 << 10); break;
                case SIZD:      inst |= (5 << 10); break;
                case SIZX:      inst |= (2 << 10); break;
-               case SIZP:  inst |= (3 << 10);
-            // In P size we have 2 cases: {#k} where k is immediate
-            // and {Dn} where Dn=Data register
-
+               case SIZP:      inst |= (3 << 10);
+                       // In P size we have 2 cases: {#k} where k is immediate
+                       // and {Dn} where Dn=Data register
                        if (bfparam1)
-            {
-                // Dn
+                       {
+                               // Dn
                                inst |= 1 << 12;
-                inst |= bfval1 << 4;
-            }
-            else
-            {
-                // #k
-                if (bfval1>63 && bfval1<-64)
-                    return error("K-factor must be between -64 and 63");
-                inst |= bfval1 & 127;
-            }
+                               inst |= bfval1 << 4;
+                       }
+                       else
+                       {
+                               // #k
+                               if (bfval1 > 63 && bfval1 < -64)
+                                       return error("K-factor must be between -64 and 63");
+
+                               inst |= bfval1 & 127;
+                       }
 
                        break;
                default:
@@ -3304,7 +3021,6 @@ int m_fmove(WORD inst, WORD siz)
                        break;
                }
 
-
                // Destination specifier
                inst |= (a0reg << 7);
 
@@ -3316,7 +3032,7 @@ int m_fmove(WORD inst, WORD siz)
        }
        else if ((am0 < AM_USP) && (am1 == FREG))
        {
-               //ea->fpx
+               // ea->fpx
 
                // EA
                inst |= am0 | a0reg;
@@ -3328,14 +3044,14 @@ int m_fmove(WORD inst, WORD siz)
                // Source specifier
                switch (siz)
                {
-               case SIZB:      inst |= (6 << 10); break;
+               case SIZB:      inst |= (6 << 10); break;
                case SIZW:      inst |= (4 << 10); break;
                case SIZL:      inst |= (0 << 10); break;
                case SIZN:
                case SIZS:      inst |= (1 << 10); break;
                case SIZD:      inst |= (5 << 10); break;
                case SIZX:      inst |= (2 << 10); break;
-               case SIZP:  inst |= (3 << 10); break;
+               case SIZP:      inst |= (3 << 10); break;
                default:
                        return error("Something bad happened, possibly.");
                        break;
@@ -3362,13 +3078,13 @@ int m_fmove(WORD inst, WORD siz)
                inst = 0 << 14;
 
                // Source specifier
-               if (siz != SIZX)
+               if (siz != SIZX && siz != SIZN)
                        return error("Invalid size");
 
                // Source register
                inst |= (a0reg << 10);
 
-        // Destination register
+               // Destination register
                inst |= (a1reg << 7);
 
                D_word(inst);
@@ -3379,10 +3095,12 @@ int m_fmove(WORD inst, WORD siz)
 
 
 //
-// fmove (6888X, 68040)
+// fmove (6888X, 68040, 68060)
 //
 int m_fmovescr(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
+
        // Move Floating-Point System Control Register (FPCR)
        // ea
        // dr
@@ -3407,15 +3125,18 @@ int m_fmovescr(WORD inst, WORD siz)
                ea0gen(siz);
                return OK;
        }
-       else
-               return error("m_fmovescr says: wut?");
+
+       return error("m_fmovescr says: wut?");
 }
 
 //
-// fsmove/fdmove (68040)
+// fsmove/fdmove (68040, 68060)
 //
 int m_fsmove(WORD inst, WORD siz)
 {
+       if (!(activefpu & (FPU_68040 | FPU_68060)))
+               return error("Unsupported in current FPU");
+
        return error("Not implemented yet.");
 
 #if 0
@@ -3429,6 +3150,9 @@ int m_fsmove(WORD inst, WORD siz)
 
 int m_fdmove(WORD inst, WORD siz)
 {
+       if (!(activefpu & (FPU_68040 | FPU_68060)))
+               return error("Unsupported in current FPU");
+
        return error("Not implemented yet.");
 
 #if 0
@@ -3441,10 +3165,12 @@ int m_fdmove(WORD inst, WORD siz)
 
 
 //
-// fmovecr (6888X, 68040FPSP)
+// fmovecr (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fmovecr(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
+
        D_word(inst);
        inst = 0x5c00;
        inst |= a1reg << 7;
@@ -3452,25 +3178,27 @@ int m_fmovecr(WORD inst, WORD siz)
        D_word(inst);
 
        if (activefpu == FPU_68040)
-               warn("Instruction is emulated in 68040");
+               warn("Instruction is emulated in 68040/060");
 
        return OK;
 }
 
 
 //
-// fmovem (6888X, 68040)
+// fmovem (6888X, 68040, 68060FPSP)
 //
 int m_fmovem(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
+
        WORD regmask;
        WORD datareg;
 
-       if (siz == SIZX || siz==SIZN)
+       if (siz == SIZX || siz == SIZN)
        {
                if ((*tok >= KW_FP0) && (*tok <= KW_FP7))
                {
-                       //fmovem.x <rlist>,ea
+                       // fmovem.x <rlist>,ea
                        if (fpu_reglist_left(&regmask) < 0)
                                return OK;
 
@@ -3507,6 +3235,11 @@ int m_fmovem(WORD inst, WORD siz)
                        if (!(amsktab[am0] & (C_ALTCTRL | M_APREDEC)))
                                return error("invalid addressing mode");
 
+                       // Quote from the 060 manual:
+                       // "[..] when the processor attempts an FMOVEM.X instruction using a dynamic register list."
+                       if (activefpu == FPU_68060)
+                               warn("Instruction is emulated in 68060");
+
                        D_word(inst);
                        inst = (1 << 15) | (1 << 14) | (1 << 13) | (1 << 11) | (datareg << 4);
                        D_word(inst);
@@ -3526,7 +3259,7 @@ int m_fmovem(WORD inst, WORD siz)
 
                        if ((*tok >= KW_FP0) && (*tok <= KW_FP7))
                        {
-                               //fmovem.x ea,<rlist>
+                               // fmovem.x ea,<rlist>
                                if (fpu_reglist_right(&regmask) < 0)
                                        return OK;
 
@@ -3540,6 +3273,12 @@ int m_fmovem(WORD inst, WORD siz)
                        {
                                // fmovem.x ea,Dn
                                datareg = (*tok++ & 7) << 10;
+
+                               // Quote from the 060 manual:
+                               // "[..] when the processor attempts an FMOVEM.X instruction using a dynamic register list."
+                               if (activefpu == FPU_68060)
+                                       warn("Instruction is emulated in 68060");
+
                                D_word(inst);
                                inst = (1 << 15) | (1 << 14) | (0 << 13) | (3 << 11) | (datareg << 4);
                                D_word(inst);
@@ -3552,13 +3291,16 @@ int m_fmovem(WORD inst, WORD siz)
        {
                if ((*tok == KW_FPCR) || (*tok == KW_FPSR) || (*tok == KW_FPIAR))
                {
-                       //fmovem.l <rlist>,ea
+                       // fmovem.l <rlist>,ea
                        regmask = (1 << 15) | (1 << 13);
+                       int no_control_regs = 0;
+
 fmovem_loop_1:
                        if (*tok == KW_FPCR)
                        {
                                regmask |= (1 << 12);
                                tok++;
+                               no_control_regs++;
                                goto fmovem_loop_1;
                        }
 
@@ -3566,6 +3308,7 @@ fmovem_loop_1:
                        {
                                regmask |= (1 << 11);
                                tok++;
+                               no_control_regs++;
                                goto fmovem_loop_1;
                        }
 
@@ -3573,6 +3316,7 @@ fmovem_loop_1:
                        {
                                regmask |= (1 << 10);
                                tok++;
+                               no_control_regs++;
                                goto fmovem_loop_1;
                        }
 
@@ -3588,6 +3332,14 @@ fmovem_loop_1:
                        if (amode(0) < 0)
                                return OK;
 
+                       // Quote from the 060 manual:
+                       // "[..] when the processor attempts to execute an FMOVEM.L instruction with
+                       // an immediate addressing mode to more than one floating - point
+                       // control register (FPCR, FPSR, FPIAR)[..]"
+                       if (activefpu == FPU_68060)
+                               if (no_control_regs > 1 && am0 == IMMED)
+                                       warn("Instruction is emulated in 68060");
+
                        inst |= am0 | a0reg;
                        D_word(inst);
                        D_word(regmask);
@@ -3595,7 +3347,7 @@ fmovem_loop_1:
                }
                else
                {
-                       //fmovem.l ea,<rlist>
+                       // fmovem.l ea,<rlist>
                        if (amode(0) < 0)
                                return OK;
 
@@ -3634,7 +3386,7 @@ fmovem_loop_2:
                                goto fmovem_loop_2;
                        }
 
-                       if (*tok!=EOL)
+                       if (*tok != EOL)
                                return error("extra (unexpected) text found");
 
                        inst |= am0 | a0reg;
@@ -3651,429 +3403,410 @@ fmovem_loop_2:
 
 
 //
-// fmul (6888X, 68040)
+// fmul (6888X, 68040, 68060)
 //
 int m_fmul(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00100011), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00100011), FPU_NOWARN);
 }
 
 
+//
+// fsmul (68040, 68060)
+//
 int m_fsmul(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100011), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100011), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fdmul (68040)
+//
 int m_fdmul(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01100111), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01100111), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fneg (6888X, 68040)
+// fneg (6888X, 68040, 68060)
 //
 int m_fneg(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00011010), FPU_P_EMUL);
+       CHECKNOFPU;
+
+       if (am1 == AM_NONE)
+       {
+               a1reg = a0reg;
+               return gen_fpu(inst, siz, B8(00011010), FPU_NOWARN);
+       }
+
+       return gen_fpu(inst, siz, B8(00011010), FPU_NOWARN);
 }
 
 
+//
+// fsneg (68040, 68060)
+//
 int m_fsneg(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01011010), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+       {
+               if (am1 == AM_NONE)
+               {
+                       a1reg = a0reg;
+                       return gen_fpu(inst, siz, B8(01011010), FPU_NOWARN);
+               }
+
+               return gen_fpu(inst, siz, B8(01011010), FPU_NOWARN);
+       }
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fdneg (68040, 68060)
+//
 int m_fdneg(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01011110), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+       {
+               if (am1 == AM_NONE)
+               {
+                               a1reg = a0reg;
+                               return gen_fpu(inst, siz, B8(01011110), FPU_NOWARN);
+               }
+
+               return gen_fpu(inst, siz, B8(01011110), FPU_NOWARN);
+       }
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fnop (6888X, 68040)
+// fnop (6888X, 68040, 68060)
 //
 int m_fnop(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00000000), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00000000), FPU_NOWARN);
 }
 
 
 //
-// frem (6888X, 68040FPSP)
+// frem (6888X, 68040FPSP, 68060FPSP)
 //
 int m_frem(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00100101), FPU_FPSP);
 }
 
 
 //
-// fscale (6888X, 68040FPSP)
+// fscale (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fscale(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00100110), FPU_FPSP);
 }
 
 
 //
-// FScc (6888X, 68040)
-//
-//int m_fseq  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000001)); return OK;}
-//int m_fsne  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001110)); return OK;}
-//int m_fsgt  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010010)); return OK;}
-//int m_fsngt (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011101)); return OK;}
-//int m_fsge  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010011)); return OK;}
-//int m_fsnge (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011100)); return OK;}
-//int m_fslt  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010100)); return OK;}
-//int m_fsnlt (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011011)); return OK;}
-//int m_fsle  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010101)); return OK;}
-//int m_fsnle (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011010)); return OK;}
-//int m_fsgl  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010110)); return OK;}
-//int m_fsngl (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011001)); return OK;}
-//int m_fsgle (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010111)); return OK;}
-//int m_fsngle(WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011000)); return OK;}
-//int m_fsogt (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000010)); return OK;}
-//int m_fsule (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001101)); return OK;}
-//int m_fsoge (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000011)); return OK;}
-//int m_fsult (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001100)); return OK;}
-//int m_fsolt (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000100)); return OK;}
-//int m_fsuge (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001011)); return OK;}
-//int m_fsole (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000101)); return OK;}
-//int m_fsugt (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001010)); return OK;}
-//int m_fsogl (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000110)); return OK;}
-//int m_fsueq (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001001)); return OK;}
-//int m_fsor  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000111)); return OK;}
-//int m_fsun  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001000)); return OK;}
-//int m_fsf   (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00000000)); return OK;}
-//int m_fst   (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00001111)); return OK;}
-//int m_fssf  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010000)); return OK;}
-//int m_fsst  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011111)); return OK;}
-//int m_fsseq (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00010001)); return OK;}
-//int m_fssne (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(00011110)); return OK;}
-
-#define gen_FScc(name, opcode) int m_##name  (WORD inst, WORD siz) { inst|=am0|a0reg; D_word(inst); ea0gen(siz); D_word(B8(opcode)); return OK;}
-gen_FScc(fseq  , 00000001);
-gen_FScc(fsne  , 00001110);
-gen_FScc(fsgt  , 00010010);
-gen_FScc(fsngt , 00011101);
-gen_FScc(fsge  , 00010011);
-gen_FScc(fsnge , 00011100);
-gen_FScc(fslt  , 00010100);
-gen_FScc(fsnlt , 00011011);
-gen_FScc(fsle  , 00010101);
-gen_FScc(fsnle , 00011010);
-gen_FScc(fsgl  , 00010110);
-gen_FScc(fsngl , 00011001);
-gen_FScc(fsgle , 00010111);
-gen_FScc(fsngle, 00011000);
-gen_FScc(fsogt , 00000010);
-gen_FScc(fsule , 00001101);
-gen_FScc(fsoge , 00000011);
-gen_FScc(fsult , 00001100);
-gen_FScc(fsolt , 00000100);
-gen_FScc(fsuge , 00001011);
-gen_FScc(fsole , 00000101);
-gen_FScc(fsugt , 00001010);
-gen_FScc(fsogl , 00000110);
-gen_FScc(fsueq , 00001001);
-gen_FScc(fsor  , 00000111);
-gen_FScc(fsun  , 00001000);
-gen_FScc(fsf   , 00000000);
-gen_FScc(fst   , 00001111);
-gen_FScc(fssf  , 00010000);
-gen_FScc(fsst  , 00011111);
-gen_FScc(fsseq , 00010001);
-gen_FScc(fssne , 00011110);
-
-//
-// FTRAPcc (6888X, 68040)
-//
-//int m_ftrapeq  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000001)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000001)); D_long(a0exval); } return OK;}
-//int m_ftrapne  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001110)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001110)); D_long(a0exval); } return OK;}
-//int m_ftrapgt  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010010)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010010)); D_long(a0exval); } return OK;}
-//int m_ftrapngt (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011101)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011101)); D_long(a0exval); } return OK;}
-//int m_ftrapge  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010011)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010011)); D_long(a0exval); } return OK;}
-//int m_ftrapnge (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011100)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011100)); D_long(a0exval); } return OK;}
-//int m_ftraplt  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010100)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010100)); D_long(a0exval); } return OK;}
-//int m_ftrapnlt (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011011)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011011)); D_long(a0exval); } return OK;}
-//int m_ftraple  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010101)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010101)); D_long(a0exval); } return OK;}
-//int m_ftrapnle (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011010)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011010)); D_long(a0exval); } return OK;}
-//int m_ftrapgl  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010110)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010110)); D_long(a0exval); } return OK;}
-//int m_ftrapngl (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011001)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011001)); D_long(a0exval); } return OK;}
-//int m_ftrapgle (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010111)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010111)); D_long(a0exval); } return OK;}
-//int m_ftrapngle(WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011000)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011000)); D_long(a0exval); } return OK;}
-//int m_ftrapogt (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000010)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000010)); D_long(a0exval); } return OK;}
-//int m_ftrapule (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001101)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001101)); D_long(a0exval); } return OK;}
-//int m_ftrapoge (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000011)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000011)); D_long(a0exval); } return OK;}
-//int m_ftrapult (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001100)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001100)); D_long(a0exval); } return OK;}
-//int m_ftrapolt (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000100)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000100)); D_long(a0exval); } return OK;}
-//int m_ftrapuge (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001011)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001011)); D_long(a0exval); } return OK;}
-//int m_ftrapole (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000101)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000101)); D_long(a0exval); } return OK;}
-//int m_ftrapugt (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001010)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001010)); D_long(a0exval); } return OK;}
-//int m_ftrapogl (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000110)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000110)); D_long(a0exval); } return OK;}
-//int m_ftrapueq (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001001)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001001)); D_long(a0exval); } return OK;}
-//int m_ftrapor  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000111)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000111)); D_long(a0exval); } return OK;}
-//int m_ftrapun  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001000)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001000)); D_long(a0exval); } return OK;}
-//int m_ftrapf   (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00000000)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00000000)); D_long(a0exval); } return OK;}
-//int m_ftrapt   (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00001111)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00001111)); D_long(a0exval); } return OK;}
-//int m_ftrapsf  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010000)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010000)); D_long(a0exval); } return OK;}
-//int m_ftrapst  (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011111)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011111)); D_long(a0exval); } return OK;}
-//int m_ftrapseq (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00010001)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00010001)); D_long(a0exval); } return OK;}
-//int m_ftrapsne (WORD inst, WORD siz) { if (siz==SIZW) { D_word(inst); D_word(B8(00011110)); D_word(a0exval); } else { inst|=3; D_word(inst); D_word(B8(00011110)); D_long(a0exval); } return OK;}
-//
-//int m_ftrapeqn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000001)); return OK;}
-//int m_ftrapnen  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001110)); return OK;}
-//int m_ftrapgtn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010010)); return OK;}
-//int m_ftrapngtn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011101)); return OK;}
-//int m_ftrapgen  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010011)); return OK;}
-//int m_ftrapngen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011100)); return OK;}
-//int m_ftrapltn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010100)); return OK;}
-//int m_ftrapnltn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011011)); return OK;}
-//int m_ftraplen  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010101)); return OK;}
-//int m_ftrapnlen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011010)); return OK;}
-//int m_ftrapgln  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010110)); return OK;}
-//int m_ftrapngln (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011001)); return OK;}
-//int m_ftrapglen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010111)); return OK;}
-//int m_ftrapnglen(WORD inst, WORD siz) { D_word(inst); D_word(B8(00011000)); return OK;}
-//int m_ftrapogtn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000010)); return OK;}
-//int m_ftrapulen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001101)); return OK;}
-//int m_ftrapogen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000011)); return OK;}
-//int m_ftrapultn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001100)); return OK;}
-//int m_ftrapoltn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000100)); return OK;}
-//int m_ftrapugen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001011)); return OK;}
-//int m_ftrapolen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000101)); return OK;}
-//int m_ftrapugtn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001010)); return OK;}
-//int m_ftrapogln (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000110)); return OK;}
-//int m_ftrapueqn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001001)); return OK;}
-//int m_ftraporn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000111)); return OK;}
-//int m_ftrapunn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001000)); return OK;}
-//int m_ftrapfn   (WORD inst, WORD siz) { D_word(inst); D_word(B8(00000000)); return OK;}
-//int m_ftraptn   (WORD inst, WORD siz) { D_word(inst); D_word(B8(00001111)); return OK;}
-//int m_ftrapsfn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010000)); return OK;}
-//int m_ftrapstn  (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011111)); return OK;}
-//int m_ftrapseqn (WORD inst, WORD siz) { D_word(inst); D_word(B8(00010001)); return OK;}
-//int m_ftrapsnen (WORD inst, WORD siz) { D_word(inst); D_word(B8(00011110)); return OK;}
-
-#define gen_FTRAPcc(name,opcode) \
-int m_##name  (WORD inst, WORD siz) \
-{ \
-    if (siz==SIZW) \
-    { \
-        D_word(inst); \
-        D_word(B8(opcode)); \
-        D_word(a0exval); \
-    } \
-    else \
-    { \
-        inst|=3; \
-        D_word(inst); \
-        D_word(B8(opcode)); \
-        D_long(a0exval); \
-    } \
-    return OK;\
-} \
-int m_##name##n  (WORD inst, WORD siz) \
-{ \
-    D_word(inst); \
-    D_word(B8(opcode)); \
-    return OK;\
-}
-
-gen_FTRAPcc(ftrapeq   ,00000001)
-gen_FTRAPcc(ftrapne   ,00001110)
-gen_FTRAPcc(ftrapgt   ,00010010)
-gen_FTRAPcc(ftrapngt  ,00011101)
-gen_FTRAPcc(ftrapge   ,00010011)
-gen_FTRAPcc(ftrapnge  ,00011100)
-gen_FTRAPcc(ftraplt   ,00010100)
-gen_FTRAPcc(ftrapnlt  ,00011011)
-gen_FTRAPcc(ftraple   ,00010101)
-gen_FTRAPcc(ftrapnle  ,00011010)
-gen_FTRAPcc(ftrapgl   ,00010110)
-gen_FTRAPcc(ftrapngl  ,00011001)
-gen_FTRAPcc(ftrapgle  ,00010111)
-gen_FTRAPcc(ftrapngle ,00011000)
-gen_FTRAPcc(ftrapogt  ,00000010)
-gen_FTRAPcc(ftrapule  ,00001101)
-gen_FTRAPcc(ftrapoge  ,00000011)
-gen_FTRAPcc(ftrapult  ,00001100)
-gen_FTRAPcc(ftrapolt  ,00000100)
-gen_FTRAPcc(ftrapuge  ,00001011)
-gen_FTRAPcc(ftrapole  ,00000101)
-gen_FTRAPcc(ftrapugt  ,00001010)
-gen_FTRAPcc(ftrapogl  ,00000110)
-gen_FTRAPcc(ftrapueq  ,00001001)
-gen_FTRAPcc(ftrapor   ,00000111)
-gen_FTRAPcc(ftrapun   ,00001000)
-gen_FTRAPcc(ftrapf    ,00000000)
-gen_FTRAPcc(ftrapt    ,00001111)
-gen_FTRAPcc(ftrapsf   ,00010000)
-gen_FTRAPcc(ftrapst   ,00011111)
-gen_FTRAPcc(ftrapseq  ,00010001)
-gen_FTRAPcc(ftrapsne  ,00011110)
-
-//
-// fsgldiv (6888X, 68040)
+// FScc (6888X, 68040, 68060), cpScc (68851, 68030), PScc (68851)
+// TODO: Add check for PScc to ensure 68020+68851 active
+// TODO: Add check for cpScc to ensure 68020+68851, 68030
+//
+int m_fscc(WORD inst, WORD siz)
+{
+       CHECKNOFPU;
+
+       // We stash the 5 condition bits inside the opcode in 68ktab (bits 4-0),
+       // so we need to extract them first and fill in the clobbered bits.
+       WORD opcode = inst & 0x1F;
+       inst &= 0xFFE0;
+       inst |= am0 | a0reg;
+       D_word(inst);
+       ea0gen(siz);
+       D_word(opcode);
+       if (activefpu == FPU_68060)
+               warn("Instruction is emulated in 68060");
+       return OK;
+}
+
+
+//
+// fsgldiv (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fsgldiv(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00100100), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00100100), FPU_FPSP);
 }
 
 
 //
-// fsglmul (6888X, 68040)
+// fsglmul (6888X, 68040, 68060FPSP)
 //
 int m_fsglmul(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00100111), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00100111), FPU_FPSP);
 }
 
 
 //
-// fsin (6888X, 68040FPSP)
+// fsin (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fsin(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001110), FPU_FPSP);
 }
 
 
 //
-// fsincos (6888X, 68040FPSP)
+// fsincos (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fsincos(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
+
+       // Swap a1reg, a2reg as a2reg should be stored in the bitfield gen_fpu
+       // generates
+       int temp;
+       temp = a2reg;
+       a2reg = a1reg;
+       a1reg = temp;
+
        if (gen_fpu(inst, siz, B8(00110000), FPU_FPSP) == OK)
        {
                chptr[-1] |= a2reg;
                return OK;
        }
-       else
-               return ERROR;
+
+       return ERROR;
 }
 
 
 //
-// fsin (6888X, 68040FPSP)
+// fsinh (6888X, 68040FPSP, 68060FPSP)
 //
 int m_fsinh(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00000010), FPU_FPSP);
 }
 
 
 //
-// fsqrt (6888X, 68040)
+// fsqrt (6888X, 68040, 68060)
 //
 int m_fsqrt(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00000100), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00000100), FPU_NOWARN);
 }
 
 
+//
+// fsfsqrt (68040, 68060)
+//
 int m_fsfsqrt(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01000001), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01000001), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fdfsqrt (68040, 68060)
+//
 int m_fdfsqrt(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01000101), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01000101), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// fsub (6888X, 68040)
+// fsub (6888X, 68040, 68060)
 //
 int m_fsub(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00101000), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00101000), FPU_NOWARN);
 }
 
 
+//
+// fsfsub (68040, 68060)
+//
 int m_fsfsub(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01101000), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01101000), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
+//
+// fdfsub (68040, 68060)
+//
 int m_fdsub(WORD inst, WORD siz)
 {
-       if (activefpu == FPU_68040)
-               return gen_fpu(inst, siz, B8(01101100), FPU_P_EMUL);
-       else
-               return error("Unsupported in current FPU");
+       if (activefpu & (FPU_68040 | FPU_68060))
+               return gen_fpu(inst, siz, B8(01101100), FPU_NOWARN);
+
+       return error("Unsupported in current FPU");
 }
 
 
 //
-// ftan (6888X, 68040FPSP)
+// ftan (6888X, 68040FPSP, 68060FPSP)
 //
 int m_ftan(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001111), FPU_FPSP);
 }
 
 
 //
-// ftanh (6888X, 68040FPSP)
+// ftanh (6888X, 68040FPSP, 68060FPSP)
 //
 int m_ftanh(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00001001), FPU_FPSP);
 }
 
 
 //
-// ftentox (6888X, 68040FPSP)
+// ftentox (6888X, 68040FPSP, 68060FPSP)
 //
 int m_ftentox(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010010), FPU_FPSP);
 }
 
 
 //
-// ftst (6888X, 68040)
+// FTRAPcc (6888X, 68040, 68060FPSP)
+//
+int m_ftrapcc(WORD inst, WORD siz)
+{
+       CHECKNOFPU;
+
+       // We stash the 5 condition bits inside the opcode in 68ktab (bits 3-7),
+       // so we need to extract them first and fill in the clobbered bits.
+       WORD opcode = (inst >> 3) & 0x1F;
+       inst = (inst & 0xFF07) | (0xF << 3);
+
+       if (siz == SIZW)
+       {
+               inst |= 2;
+               D_word(inst);
+               D_word(opcode);
+               D_word(a0exval);
+       }
+       else if (siz == SIZL)
+       {
+               inst |= 3;
+               D_word(inst);
+               D_word(opcode);
+               D_long(a0exval);
+       }
+       else if (siz == SIZN)
+       {
+               inst |= 4;
+               D_word(inst);
+               D_word(opcode);
+               return OK;
+       }
+
+       if (activefpu == FPU_68060)
+               warn("Instruction is emulated in 68060");
+
+       return OK;
+}
+
+
+//
+// ftst (6888X, 68040, 68060)
 //
 int m_ftst(WORD inst, WORD siz)
 {
-       return gen_fpu(inst, siz, B8(00111010), FPU_P_EMUL);
+       CHECKNOFPU;
+       return gen_fpu(inst, siz, B8(00111010), FPU_NOWARN);
 }
 
 
 //
-// ftwotox (6888X, 68040FPSP)
+// ftwotox (6888X, 68040FPSP, 68060FPSP)
 //
 int m_ftwotox(WORD inst, WORD siz)
 {
+       CHECKNOFPU;
        return gen_fpu(inst, siz, B8(00010001), FPU_FPSP);
 }
 
+
+/////////////////////////////////
+//                             //
+// 68060 specific instructions //
+//                             //
+/////////////////////////////////
+
+
+//
+// lpstop (68060)
+//
+int m_lpstop(WORD inst, WORD siz)
+{
+       CHECKNO60;
+       D_word(B16(00000001, 11000000));
+
+       if (a0exattr & DEFINED)
+       {
+               D_word(a0exval);
+       }
+       else
+       {
+               AddFixup(FU_WORD, sloc, a0expr);
+               D_word(0);
+       }
+
+       return OK;
+}
+
+
+//
+// plpa (68060)
+//
+int m_plpa(WORD inst, WORD siz)
+{
+       CHECKNO60;
+       inst |= a0reg;          // Install register
+       D_word(inst);
+
+       return OK;
+}
+