1 //////////////////////////////////////////////////////////////////////////////
3 //////////////////////////////////////////////////////////////////////////////
10 //////////////////////////////////////////////////////////////////////////////
17 #define dsp_control_ram_base 0x00f1a100
18 #define dsp_work_ram_base 0x00f1b000
24 void dsp_update_register_banks(void);
25 void dsp_check_irqs(void);
26 void dsp_set_irq_line(int irqline, int state);
27 unsigned dsp_byte_read(unsigned int offset);
28 unsigned dsp_word_read(unsigned int offset);
29 unsigned dsp_long_read(unsigned int offset);
30 void dsp_byte_write(unsigned offset, unsigned data);
31 void dsp_word_write(unsigned offset, unsigned data);
32 void dsp_long_write(unsigned offset, unsigned data);
33 void dsp_check_if_i2s_interrupt_needed(void);
34 void dsp_releaseTimeslice(void);